PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-095874

(43) Date of publication of application: 08.04.1994

(51)Int.CI.

GO6F 9/30 G06F 9/34

(21)Application number: 05-165052

(71)Applicant : INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

11.06.1993

(72)Inventor: JAMES EDWARD PHILIP

VASSILIADIS STAMATIS

(30)Priority

Priority number: 92 920941

Priority date: 28.07.1992


Priority country: US

(54) DIGITAL COMPUTER SYSTEM

(57)Abstract:

PURPOSE: To provide a device which detects the stored operand overlap for SS instruction which has the same overlap detection condition as a character movement (MVC) instruction and to prove that this device is effective for this detection.

CONSTITUTION: This device is applied to all ESA/390 addressing modes including an access register addressing mode for 24-bit or 31-bit addressing. 24-Bit or 31-bit S/370 addressing is handled as a special case of access register addressing. Further, this device is extended so as to support other addressing modes. including the 64-bit addressing mode. This device is provided with a high-speed parallel execution mode also.



LEGAL STATUS

[Date of request for examination]

11.06.1993

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2500098

[Date of registration]

01.03.1996

	and the second s
	* * •
<i>,</i>	
	•
•	
,	

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-95874

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl.5

識別記号

庁内整理番号

G 0 6 F 9/30

3 5 0 B 9189-5B

9/34

3 2 0 A 9189-5B

FΙ

技術表示箇所

審査請求 有 請求項の数12(全 42 頁)

(21)出願番号

特願平5-165052

(22)出願日

平成5年(1993)6月11日

(31)優先権主張番号

920941

(32)優先日

1992年7月28日

(33)優先権主張国

米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 ジェームズ・エドワード・フィリップス

アメリカ合衆国13905、ニューヨーク州ビ

ンガムトン、クレイリー・アペニュー138

(74)代理人 弁理士 合田 潔 (外1名)

最終頁に続く


(54) 【発明の名称】 ディジタル・コンピュータ・システム

(57)【 要約】

(修正有)

【 目的】 文学移動(MV C) 命令と同じオーバーラップ検出条件を有する S S 命令用の記憶オペランド・オーバーラップを検出するための装置を提示し、それに有効なことを証明すること。

【構成】 この装置は、24ビットまたは31ビット・アドレス指定用のアクセス・レジスタ・アドレス指定を含むすべてのESA/390アドレス指定モードに適用できる。24ビット及び31ビットのS/370アドレス指定もアクセス・レジスタ・アドレス装置の特殊なケースとして扱われる。さらに、この装置は、他のアドレス装置モードをサポートするように拡張され、64ビット・アドレス指定モードを含む例が示される。この装置の高速並列実施態様も提示される。



【特許請求の範囲】

【 請求項1 】記憶オペランド・オーバーラップ予測機構と

宛先記憶オペランド・アドレス低及び折返し検出器と、 ソース記憶オペランド・アドレス高及び折返し検出器 レ

オーバーラップ検出器用の制御論理機構とを備えるディジタル・コンピュータ・システム。

【 請求項2 】 オーバーラップが、宛先記憶オペランド・アドレスとソース記憶オペランド・アドレスの生成に使 10 用される入力ならびにオペランド 長さから予測され、ソース記憶オペランド・アドレス及び宛先記憶オペランド・アドレスの計算と並列に実行されることを特徴とする、請求項1 に記載のディジタル・コンピュータ・システム。

【 請求項3 】前記宛先記憶オペランド・アドレス低及び 折返し検出器中で、宛先オペランド・アドレスが仮想ア* *ドレスの低位256バイト・ブロック中にあること、及び仮想アドレス空間の高位4Kブロックから仮想アドレス空間の低位4Kブロックへの折返し動作がアドレス生成中に起こるかどうかが判定されることを特徴とする、請求項1に記載のディジタル・コンピュータ・システム。

【請求項4】前記宛先記憶オペランド・アドレス低及び 折返し検出器中で、64ビット入力1 a に宛先記憶オペ ランド・アドレスの算出に使用される基底が供給され、 12ビット入力r a に同じく変位が供給されることを特 徴とする、請求項1に記載のディジタル・コンピュータ ・システム。

【 請求項5 】前記宛先記憶オペランド・アドレス低及び 折返し検出器が12ビット加算器を含み、その中での挙 動が下記の数式1のブール式によって決定され、

【数1】

で、宛先オペランド・アドレスが仮想ア *	· .
$SAR1H_i = Ia_i \forall ra_{(i-52)}$	52 <i>≤i</i> ≤55
$SAR1G_{i}N = \overline{Ia_{i} ra_{(i-32)}}$	52≤ <i>i</i> ≤62
$SAR1T_{i}N = \overline{Ia_{i} + ra_{(i-5t)}}$	52 <i>≤i≤</i> 62
$SAR1C_{63}N1 = \overline{Ia_{63}ra_{11}}$	
$SAR1H_{i_N} = \overline{SAR1H_{i}}$	52 <i>≤i</i> ≤55
$(SAR1G)^{i+1} = \overline{(SAR1G)_{i-N}((SAR1T)_{i-N} + (SAR1G)_{i+1-N})}$	52 <i>≤i≤</i> 61
$(SAR1T)_{i+1} = \overline{((SAR1T)_{i-1}N + (SAR1T)_{i+1}N)}$	52 <i>≤i</i> ≤61
$(SAR1C1)_{52} = \overline{(SAR1G)_{52}N((SAR1T)_{52}N + (SAR1C)_{53}N1)}$	
$(SAR1C1)_{63} = \overline{(SAR1C)_{63}N1}$	
$(SAR1G)_{i}^{-3}N = \overline{(SAR1G)_{i}^{i+1} + (SAR1T)_{i}^{i+1}(SAR1G)_{i}^{i+\frac{3}{2}}}$	52 <i>≤i≤</i> 59
$(SAR1T); +3 N = \overline{(SAR1T); +1 (SAR1T); +\frac{1}{2}}$	52 <i>≤i≤</i> 59
$(SAR1C)_{i}N2 = \overline{(SAR1G)_{i+1}^{i+1} + (SAR1T)_{i+1}^{i+1} (SAR1C1)_{i+2}^{i+1}}$	i = 60, 61
$(SAR1C), N2 = \overline{(SAR1C1)},$	i = 62, 63
$(SAR1G);^{+7} = \overline{(SAR1G);^{+3}N((SAR1T);^{+3}N + (SAR1G);^{+1}N)}$	52 <i>≤i≤</i> 55
$(SAR1T)^{(+)} = \overline{(SAR1T)^{(+)}_{1}N + (SAR1T)^{(+)}_{2}N}$	52 <i>≤i≤</i> 55
$(SAR1C)_{SS} = \overline{(SAR1G)!!_N ((SAR1T)!!_N + (SAR1C)_{SO}N2)}$	56
$(SAR1C)_i = \overline{(SAR1C)_i N2}$	60 <i>≤i≤</i> 63 ⋅
$(SAR1C)_{i}N = (SAR1G)_{i}^{-7} + (SAR1T)_{i}^{+7} (SAR1C)_{i+1}^{-1}$	52≤ <i>i</i> ≤55
$(SAR1C)_{56}N = \overline{(SAR1C)_{56}}$. •
$SAR1_{i}N = (SAR1C)_{i+1}N\forall SAR1H_{i}$	52 <i>≤i≤</i> 55
$SAR1_i = (SAR1C)_{i+1}N\forall SAR1H_iN$	52≤/≤55
$SAR1_{52}_{10}_{55}_{ZEROS} = (SAR1_{52}_{N}) (SAR1_{53}_{N}) (SAR1_{54}_{N}) (SAR1_{54}_{N})$	1 _{55_} N)
$SAR1_{52}to_{55}ONES = (SAR1_{52})(SAR1_{53})(SAR1_{54})(SAR1_{55})$	
$(SAR1C)_{52} = \overline{(SAR1C)_{52}N}$	

上式において、SAR1H;は、ビット位置i における 半和を表し、SAR1G;_Nは生成なしを表し、SA R1Ti_Nは伝送なしを表し、(SAR1C);_N

1 は緩衝キャリーなしを表し、(SAR1C1);は緩 衝キャリーを表し、(SAR1C);はキャリーを表 50 し、(SAR1C); Nはキャリーなしを表し、SA R 1 Hi __N は半和なしを表し、

【 数2 】

(SAR1G) %

は、ビット 位置n からmにわたるグループに関する、グ ループ生成を表し、

【 数3 】

(SAR1T) # .

はグループ伝送を表し、

【数4】

(SAR1G) H_N

はグループ生成なしを表し、

【 数5】

(SAR1T) R_N

はグループ伝送なしを表し、SAR1 はビット 位置i * $Ia_i N = \overline{Ia_i}$

la_40_TO_51_ZEROS = la_0_N la_1_N ... la_50_N la_1_N

Ia_40_TO_50_ONES = Ia40 Ia41 ... Ia50

Ia_40_TO_51_ONES = Ia_40_TO_50_ONES Ias1

 $Ia_40_{TO}_{50}_{ONES}_{A}_{51}_{ZERO} = Ia_40_{TO}_{50}_{ONES}_{Ia_{51}}_{N}$

Ia_33_TO_39_ZEROS = Ia33_N Ia34_N ... Ia38_N Ia38_N

la_33_TO_39_ONES = la33 la34 ... la38 la39

la 33_TO 50_ONES: A_51_ZERO = la_33_TO_39_ONES la_40_TO_50_ONES_A_51_ZERO

Ia 33 TO 51 ZEROS = Ia 33 TO 39 ZEROS Ia 40 TO 51 ZEROS

la 33 TO 51 ONES = la 33_TO_39 ONES la_40_TO_51_ONES

SAR1 TO 51 0S = 24 BIT MD Ia 40 TO 51 ZEROS + 31_BIT_MD Ia_33_TO_51_ZEROS

SAR1 TO 51 1S = 24_BIT_MD Ia 40_TO_51_ONES + 31_BIT_MD Ia 33_TO_51_ONES

SAR1_TO_50_1S_A_51_0 = 24_BIT_MD Ia_40_TO_50_ONES_A_51_ZERO +

31_BIT_MD la_33_TO_50_ONES_A_51_ZERO

 $SAR1LO = [(SAR1C)_{S2}NSAR1_TO_51_0S + (SAR1C)_{52}SAR1_TO_51_1S]SAR1_52_TO_55_ZEROS$

SAR1HI = [(SAR1C)₅₂ N SAR1_TO_51_1S + (SAR1C)₅₂ SAR1_TO_50_1S_A_51_0] SAR1_52_to_55_ONES

 $WRAP1 = (SAR1C)_{52} SAR1 TO 51 1S$

$WRAP1 N = \overline{WRAP1}$

上式において、lai_Nはビット位置iにおける入力の1の補数を表し、la_40_TO_51_ZEROSは、40と51の間の両端を含むすべてのビット位置で入力laがすべて0であることを表し、la_40_40TO_50_ONESは、40と50の間の両端を含むすべてのビット位置で入力laがすべて1であることを表し、la_40_TO_51_ONESは、40と51の間の両端を含むすべてのビット位置で入力laがすべて1であることを表し、la_40_TO_50_ONES_A_51_ZEROは、40と50の間の両端を含むすべてのビット位置で入力laがすべて1であることを表し、la_40_TO_50_ONES_A_51_ZEROは、40と50の間の両端を含むすべてのビット位置で入力laがすべて1であり、ビット位置51ではlaが0であることを表し、la_33_TO_39_ZEROSは、33と39の間の両端を含むすべてのビット位置で入力laがすべて050

*における加算の結果を表し、さらにSAR1 _52 _t o _55 _ZEROS はビット 位置52 から55 までの すべての結果ビット がゼロであることを表し、SAR1 _52 _t o _55 _ONES はビット 位置52 から55 までのすべての結果ビット が1であることを表すことを特徴とする、請求項1に記載のディジタル・コンピュータ・システム。

【 請求項6 】前記宛先記憶オペランド・アドレス低及び 折返し検出器が、ビットごとのインバータを含み、アド 10 レス指定モードの指標24 __BI T __MDまたは31 __ BI T __MDの制御下で多元AND及び多重化を行っ て、下記の数式6 のブール式を計算することによりSA R1LO及びWRAP1を生成し、

【 数6 】

33*≤i*≤51

であることを表し、1 a __3 3 __T O __3 9 __ONE S は、3 3 と 3 9 の間の両端を含むすべてのビット位置で入力1 a がすべて1 であることを表し、1 a __3 3 __T O __5 0 __ONE S __A __5 1 __Z E R O は、3 3 と 5 0 の間の両端を含むすべてのビット位置で入力1 a がすべて1 であり、ビット位置5 1 では1 a が0 であることを表し、1 a __3 3 __T O __5 1 __Z E R O S は、3 3 と 5 1 の間の両端を含むすべてのビット位置で入力1 a がすべて0 であることを表し、1 a __3 3 __T O __5 1 __ONE S は、3 3 と 5 1 の間の両端を含むすべてのビット位置で入力1 a がすべて1 であることを表し、2 4 __BI T __MDは、2 4 ビット・アドレス指定モードが有効であることを表し、S A

R1_TO_51_OSは、24ビット・アドレス指定。 の場合は40と51、31ビット・アドレス指定の場合 は33と51の間の両端を含むすべてのビット位置で入 力laがすべて0であることを表し、SAR1_TO 51_15は、24ビット・アドレス指定の場合は40 と51、31ビット・アドレス指定の場合は33と51 の間の両端を含むすべてのビット 位置で入力1 a がすべ て1 であることを表し、SAR1 _TO_50 _1 S _ A_51_0は、24ビット・アドレス指定では40と 50 の間の両端を含むすべてのビット 位置で入力 la が 10 すべて1 でビット 位置5 1 では1 であり、31 ビット・ アドレス指定では33と50の間の両端を含むすべての ビット 位置で入力 la がすべて1 でビット 位置5 1 では 1 であることを表し、SAR1LOは、SAR1が仮想 アドレス空間の低位256バイト・ブロック中にあるこ とを表し、WRAPIは、ソース・アドレス計算がアド レス計算中に高位仮想メモリから低位仮想メモリへ折り 返すことを表すことを特徴とする、請求項1に記載のデ ィジタル・コンピュータ・システム。

*【請求項7】前記ソース記憶オペランド・アドレス高及 び折返し検出器中で、ソース・オペランド・アドレスが 仮想アドレスの高位256バイト・ブロック中にあるこ と、及び仮想アドレス空間の高位4 Kブロックから仮想 アドレス空間の低位4 Kブロックへの折返し動作がアド レス生成中に起こるかどうかが判定されることを特徴と する、請求項1に記載のディジタル・コンピュータ・シ ステム。

【請求項8】前記ソース記憶オペランド・アドレス高及 び折返し検出器中で、64ビット入力1 h に宛先記憶オ ペランド・アドレスの算出に使用される基底が供給さ れ、12ビット入力r h に同じく変位が供給されること を特徴とする、請求項1に記載のディジタル・コンピュ ータ・システム。

【請求項9】前記ソース記憶オペランド・アドレス高及 び折返し検出器が12ビット加算器を含み、その中での 挙動が下記の数式7のブール式によって決定され、

【 数7 】

$SAR2H_i = Ih_i \forall rh_{(i-52)}$	52 <i>≤i≤</i> 55
$SAR2G_{i}N = \overline{lh_{i}rh_{(i-52)}}$	52≤ <i>i</i> ≤62
$SAR2T_{i_{-}}N = \overline{Ih_{i} + rh_{(i-52)}}$	52≤ <i>i</i> ≤62
$SAR2C_{62}N1 = \overline{lh_{63} rh_{11}}$	
$SAR2H_i N = \overline{SAR2H_i}$	52≤ <i>i</i> ≤55
$(SAR2G)!^{+1} = \overline{(SAR2G)_{i,N} ((SAR2T)_{i,N} + (SAR2G)_{i+1,N})}$	52 <i>≤i≤</i> 61
$(SAR2T)_{i+1} = \overline{((SAR2T)_{i-N} + (SAR2T)_{i+1}N)}$	52≤ <i>i</i> ≤61
$(SAR2C1)_{62} = \overline{(SAR2G)_{62}N((SAR2T)_{62}N + (SAR2C)_{63}N1)}$	
$(SAR2C1)_{53} = \overline{(SAR2C)_{53}N1}$	
$(SAR2G)_{i+1}^{i+1}N = \overline{(SAR2G)_{i+1}^{i+1} + (SAR2T)_{i-1}^{i-1}(SAR2G)_{i+2}^{i+2}}$	52≤ <i>i</i> ≤59
$(SAR2T)^{1/2}N = \overline{(SAR2T)^{1/2}(SAR2T)^{1/2}}$	52≤ <i>i</i> ≤59
$(SAR2C)_{i_{-}}N2 = \overline{(SAR2G)_{i_{-}}^{i_{-}} + (SAR2T)_{i_{-}}^{i_{-}}} (SAR2C1)_{i_{+}}^{i_{+}}$	i = 60, 61
$(SAR2C)_{i}N2 = \overline{(SAR2C1)_{i}}$	i = 62, 63
$(SAR2G)_{i}^{-1} = \overline{(SAR2G)_{i}^{-2}N((SAR2T)_{i}^{-2}N + (SAR2G)_{i}^{-2}N)}$	52≤ <i>i</i> ≤55
$(SAR2T)^{r+1} = \overline{(SAR2T)^{r+3}N + (SAR2T)^{r+1}N}$	52≤ <i>i</i> ≤55
$(SAR2C)_{56} = \overline{(SAR2G)_{50}^{32}N((SAR2T)_{50}^{32}N + (SAR2C)_{50}N2)}$	56
$(SAR2C)_{i} = \overline{(SAR2C)_{i}N2}$	60≤ <i>i</i> ≤63
$(SAR2C)_{i,N} = \overline{(SAR2G)_{i+1}^{i+1} + (SAR2T)_{i+1}^{i+1} (SAR2C)_{i+1}}$	52≤ <i>i</i> ≤55
$(SAR2C)_{56}N = \overline{(SAR2C)_{56}}$	
$SAR2_{i}N = (SAR2C)_{i+1}N\forall SAR2H_{i}$	52≤ <i>i</i> ≤55
$SAR2_i = (SAR2C)_{i+1}N \forall SAR2H_N$	52 <u>≤</u> i≤55
SAR2_52_to_55_ZEROS = (SAR252_N) (SAR253_N) (SAR254_N) (S	AR2 _{55_} N)
$SAR2_{52}to_{55}ONES = (SAR2_{12})(SAR2_{53})(SAR2_{54})(SAR2_{55})$	
$(SAR2C)_{52} = \overline{(SAR2C)_{52}N}$	••

上式において、SAR2H;は、ビット位置i における 50 半和を表し、SAR2G:__Nは生成なしを表し、SA

R 2 Ti __Nは伝送なしを表し、(SAR 2 C);_N 1 は緩衝キャリーなしを表し、(SAR 2 C1);は緩 衝キャリーを表し、(SAR 2 C);はキャリーを表 し、(SAR 2 C);_Nはキャリーなしを表し、SA R 2 H;_Nは半和なしを表し、

【 数8 】

(SAR2G) T

は、ビット 位置n からmにわたるグループに関する、グループ生成を表し、

【数9】

(SAR2T) n

はグループ伝送を表し、

【数10】

(SARZG) H_N

はグループ生成なしを表し、

【数11】

 $Ih_i N = \overline{Ih_i}$

Ih_40_TO_51_ZEROS = Ih_40_N Ih_41_N ... Ih50_N Ih11_N

Ih 40 TO_50_ONES = Ih 10 Ih 1 ... Ih 50

Ih_40_TO_51_ONES = Ih_40_TO_50_ONES Ihs1

Ih_40_TO_50_ONES_A_51_ZERO = Ih_40_TO_50_ONES Ih_1_N

Ih_33_TO_39_ZEROS = Ih33_N Ih34_N ... Ih38_N Ih39_N

Ih_33_TO_50_ONES_A_51_ZERO = Ih_33_TO_39_ONES Ih_40_TO_50_ONES_A_51_ZERO

Ih_33_TO_51_ZEROS = Ih_33_TO_39_ZEROS Ih_40_TO_51_ZEROS

Ih_33_TO_51_ONES = Ih_33_TO_39_ONES Ih_40_TO_51_ONES

SAR2_TO_51_OS = 24_BIT_MD Ih_40_TO_51_ZEROS + 31_BIT_MD Ih_33_TO_51_ZEROS

SAR2_TO_51_1S = 24_BIT_MD Ih_40_TO_51_ONES + 31_BIT_MD Ih_33_TO_51_ONES

SAR2_TO_50_1S_A_51_0 = 24_BIT_MD Ih_40_TO_50_ONES_A_51_ZERO +

31_BIT_MD Ih_33_TO_50_ONES_A_51_ZERO

 $SAR2LO = [(SAR2C)_{52}NSAR2_{TO_{51}_{0S}} + (SAR2C)_{52}SAR2_{TO_{51}_{1S}}]SAR2_{52}_{TO_{55}_{2EROS}}$

SAR2HI = [(SAR2C)₅₂ N SAR2_TO_51_1S + (SAR2C)₅₂ SAR2_TO_50_1S_A_51_0] SAR2_52_to_55_ONES

 $WRAP2 = (SAR2C)_{52} SAR2_TO_51_1S$

$WRAP2 N = \overline{WRAP2}$

上式において、1 h:_Nはビット 位置i における入力の1 の補数を表し、1 h _4 0 _TO_5 1 _ZERO 40 Sは、4 0 と5 1 の間の両端を含むすべてのビット 位置で入力i h がすべて0 であることを表し、1 h _4 0 _TO_5 0 _ONESは、4 0 と5 0 の間の両端を含むすべてのビット 位置で入力i h がすべて1 であることを表し、1 h _4 0 _TO_5 1 _ONESは、4 0 と5 1 の間の両端を含むすべてのビット 位置で入力i h がすべて1 であることを表し、1 h _4 0 _TO_5 0 _ONES _A_5 1 _ZEROは、4 0 と5 0 の間の両端を含むすべてのビット 位置で入力i h がすべて1 であり、ビット 位置5 1 ではl a が0 であることを表し、1 50

. (SAR2T) #_N

*はグループ伝送なしを表し、SAR2:はビット位置iにおける加算の結果を表し、さらにSAR2_52_t o_55_ZEROSはビット位置52から55までのすべての結果ビットがゼロであることを表し、SAR2_52_t o_55_CNESはビット位置52から55までのすべての結果ビットが1であることを表すことを特徴とする、請求項1に記載のディジタル・コンピュータ・システム。

10 【 請求項1 0 】 前記ソース記憶オペランド・アドレス高及び折返し検出器が、ビットごとのインバータを含み、アドレス指定モードの指標2 4 _BI T _MDまたは3 1 _BI T _MDの制御下で多元AND及び多重化を行って、下記の数式1 2 のブール式を計算することによりSAR 2 H 1 及びWR AP 2 を生成し、

* 【数12】

33*≤i≤*51

h _ 3 3 _ TO _ 3 9 _ ZEROS は、3 3 と 3 9 の間の両端を含むすべてのビット位置で入力1 h がすべて0であることを表し、1 h _ 3 3 _ TO _ 3 9 _ ONE S は、3 3 と 3 9 の間の両端を含むすべてのビット位置で入力1 h がすべて1であることを表し、1 h _ 3 3 _ TO _ 5 0 _ ONE S _ A _ 5 1 _ ZEROは、3 3 と 5 0 の間の両端を含むすべてのビット位置で入力1 a がすべて1であり、ビット位置5 1 では1 h が0であることを表し、1 h _ 3 3 _ TO _ 5 1 _ ZEROS は、3 3 と 5 1 の間の両端を含むすべてのビット位置で入力1 h がすべて0であることを表し、1 h _ 3 3 _ TO _ 5 1 _ ONE S は、3 3 と 5 1 の間の両端を含むすべてのビ

ット 位置で入力 l h がすべて1 であることを表し、2 4 _BIT_MDは、24ビット・アドレス指定モードが 有効であることを表し、31_BIT_MDは31ビッ ト・アドレス指定モードが有効であることを表し、SA R2_TO_51_OSは、24ビット・アドレス指定 の場合は40と51、31ビット・アドレス指定の場合 は33と51の間の両端を含むすべてのビット位置で入 力l h がすべて0 であることを表し、SAR2 _TO_ 51_15は、24ビット・アドレス指定の場合は40 と51、31ビット・アドレス指定の場合は33と51 の間の両端を含むすべてのビット 位置で入力l h がすべ て1 であることを表し、SAR2 __TO__50 __1 S A_51_0は、24ビット・アドレス指定では40と*

*50の間の両端を含むすべてのビット位置で入力lhが すべて1 でありビット 位置5 1 では1 であり、31ビッ ト・アドレス指定では33と50の間の両端を含むすべ てのビット 位置で入力 lh がすべて1 でありビット 位置 51では1であることを表し、SAR2HIは、SAR 2 が仮想アドレス空間の低位256バイト・ブロック中 にあることを表し、WR AP 2 は、ソース・アドレス計 算がアドレス計算中に高位仮想メモリから低位仮想メモ リへ折り返すことを表すことを特徴とする、請求項1に 記載のディジタル・コンピュータ・システム。

【請求項11】前記オーバーラップ検出器用の制御論理 の挙動が下記の数式13のブール式によって決定され、 【数13】

REMAP1_N = SAR2HI SAR1LO

REMAP1 = REMAP1 N

COR(1) = 64_BIT_MD + REMAP1_N WRAP1_N WRAP2_N + WRAP2 WRAP1

COR(2) = 24_BIT_MD REMAP1_N WRAP2_N WRAP1

COR(3) = 24_BIT MD WRAP2 WRAP1_N + 24_BIT_MD REMAP1 WRAP1_N

COR(4) = 31_BIT_MD REMAP1_N WRAP2_N WRAP1

COR(5) = 31_BIT_MD WRAP2 WRAP1_N + 31_BIT_MD REMAP1 WRAP1_N

上式において、2.4 _BIT_MDは、2.4 ビット・ア ドレス指定が有効なことを表し、3 1 __BI T __MD は、31ビット・アドレス指定が有効なことを表し、R EMAP1とREMAP1_Nは、宛先記憶アドレスが 仮想アドレス空間の低位256バイト・ブロックにあ り、ソース記憶アドレスが仮想アドレス空間の高位25 6 バイト・ブロックにある真と補を表し、COR(1) はMV C 型オーバーラップを予測するための可能な5 つ 30 の計算のうちの第1の計算を表し、COR(2)はMV C型オーバーラップを予測するための可能な5 つの計算 のうちの第2の計算を表し、COR(3)はMVC型オ ーバーラップを予測するための可能な5 つの計算のうち の第3の計算を表し、COR(4)はMVC型オーバー ラップを予測するための可能な5 つの計算のうちの第4 の計算を表し、COR(5)はMVC型オーバーラップ を予測するための可能な5 つの計算のうちの第5 の計算 を表すことを特徴とする、請求項1 に記載のディジタル ・コンピュータ・システム。

【 請求項12】前記記憶オペランド・オーバーラップ予 測機構が、

入力la、lh、ra、rh、COR(1:5)を備え る予測論理機構と、

複数のキャリーセーブ加算器CSA1、CSA2、CS A3、CSA4、CSA5、CSA6、CSA7と、 キャリー先読み加算器CLA1と、

キャリー生成器CG1と、

複数の排他的論理和ブロックXR7、XR8と、

複数の多元ANDブロックA1、A2、A3、A4、A 50 【 0004】MVCは、既存のESA/390命令の1

5と、

OVERLAPを計算するための多重化論理機構とを有 することを特徴とする、請求項1 に記載のディジタル・ コンピュータ・システム。

【発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明は、ディジタル・コンピュ ータ・システムに関し、詳細にはソース位置と宛先位置 の破壊的オーバーラップを予測し、それによって条件の 決定が計算できるようになるまでパイプライン式ディジ タル・コンピュータ・システムにおいて実行を停止する 必要なく、即時に移動が実行できるようにすることによ り、ある記憶位置から第2の記憶位置への頻繁に使用さ れる移動の実行を改善することに関する。

[0002]

【 従来の技術】はじめに、本明細書で用いる用語につい て説明する。本明細書で用いる一部の用語には辞書上の 意味も含まれるが、以下のいく つかの用語の用語集が役 立つであろう。

【0003】ESA/390は、現在使用されているエ ンタープライズ・システム体系で使用される、インター ナショ ナル・ビジネス・マシーンズ・コーポレイション のメインフレーム・システム・アーキテクチャを指す。 このアーキテクチャは、世界中のメインフレーム・アー キテクチャの標準となっており、既存の命令を使用する ことが、既存のアーキテクチャの使用を可能にする上で 重要である。

つであるMOVE CHARACTER (文字移動) の 略号である。

【 0005】NCは、既存のESA/390命令の1つであるAND CHARACTER(文字論理積)の略号である。

【 0006】OCは、既存のESA/390命令の1つであるOR CHARACTER(文字論理和)の略号である。

【 0007】XORは、既存のESA/390命令の1 つであるXOR CHARACTER(文字排他的論理 10 和)の略号である。

【 0008】MVZは、既存のESA/390命令の1 つであるMOVE ZONES(ゾーン移動)の略号で ある

【 0009】MVNは、既存のESA/390命令の1 つであるMOVE NUMERICS (数値移動)の略 号である。

【 0010】SAR1 は、第1 記憶オペランド・アドレスの略号である。

【 0011】 SAR 2 は、第2 記憶オペランド・アドレ 20 スの略号である。

【 0012 】 $AGEN \ge AG$ は、アドレス生成の略語として同じ意味で使用する。

【0013】次に、従来の技術について述べる。本発明 の背景として、読者がこの議論を速やかに理解し、本発 明が従来の技術とどう異なるか理解できるように、IB Mテクニカル・ディスクロージャ・ブルテン所載のいく つかの論文を簡単に紹介する。まず、本発明は、MVC 命令、ならびにMVC命令と同様の形で潜在的にオーバ ーラップする可能性のあるオペランドを有することので 30 きる命令について、破壊的な記憶オペランドのオーバー ラップを検出するための予測機構を提供するものである ことを理解されたい。本発明は、ESA/390プロセ ッサ・アーキテクチャで使用されるタイプのアドレス計 算における破壊的なオペランドのオーバーラップの予測 に適用される。本発明が、他のアーキテクチャのアドレ ス 指定モードをサポート できるよう に容易に拡張できる ことは、想定した64ビットのアドレス指定モードを含し むように検出を拡大することによって実証される。

【 0 0 1 4 】 インターナショナル・ビジネス・マシーン 40 ズ・コーポレイション(以下ではI B Mと称する)は、I MB 社内で行った発明を一般に知らせるため、テクニカル・ディスクロージャ・ブルテン(TDB)と称する雑誌を発行している。TDBで当技術分野に関する論文を探してみると、TDB12-82でガイ(Ng a i)等が、破壊的オペランド・オーバーラップ移動命令の実行を扱うための高速アルゴリズムを発表していることに気付く。このアルゴリズムは、MOVE CHARACTER、MOVE NUMERICS、MOVE ZONESなどのタイプの命令に適している。しかし、破壊50

12

的オペランド・オーバーラップ条件の決定は仮定されて おり、明記されていない。この仮定条件の予測が本発明 の主題である。

【 0015】ビーチャー(Beetcher)等はTDB06-81で、命令の挙動が、オペランドがオーバーラップし ているかどうかに依存する、Move Long Em bellished(MLE)命令を定義している。こ の命令定義はこのTDB論文に明記されているが、記憶 オペランドのオーバーラップを検出するための機構は定 義されていない。

【 0016 】ガイ等はT DB 06-76で、宛先アドレ スとソース・アドレスのビットを使ってROS(書込み 専用記憶装置)にアクセスすることにより、破壊的な記 憶オペランド のオーバーラップを判定するハードウェア 機構を発表している。このROSは、記憶オペランドの オーバーラップがその組合せから 発生する 可能性がある かどうかを示す標識を各記憶位置に格納している(過剰 指示)。アドレスの全ビットが使用される。複数のアド レス指定モードのサポートについての説明はない。ま た、ガイ等の方法では、計算機のデータフロー幅に関す る条件が存在するかどうかを判定する。本発明では、ア ーキテクチャによって示される所によれば記憶オペラン ド が破壊的なオペランドのオーバーラップを有するかど うかを厳密に予測する。この条件は、オペランド内の任 意のバイトがオーバーラップする場合に発生する。トレ ース解析によれば、現在の高性能プロセッサ実施態様で 普通と見られるダブルワードの記憶データ・バス幅より もオペランド長が短い場合、オペランドがオーバーラッ プする条件はまれである。したがって、一般的ケースに ついてオーバーラップを検出することによって、性能は 余り 低下しない。いずれにせよ、本発明の指示は厳密で あり、過剰指示ではない。第2 に、本発明では、その条 件を完全に論理によって検出し、アレイ・アクセスには 頼らない。したがって、本発明の決定は、ガイ等が発表 した機構よりも高速でセル効率が高くなるはずである。 最後に、ガイ等が発表した機構では、本発明のよう に基 底、変位およびオペランド 長からではなく、生成された 後のアドレスからオーバーラップ条件を予測している。 【 0017】ブルックス(Brooks) はTDB 06-7 6 で、データ・フィールドに対する両立できない同時ア ドレスを防止するためのオペランド 整合性アテンダント (OCA)を発表している。この論文で記述されるハー ドウェア機構では、開始オペランド・アドレスと終了オ ペランド・アドレスの比較によって、オペランドがオー バーラップするかどうか判定する。したがって、決定の 前にオペランドの開始アドレスだけでなく終了アドレス も計算しておく必要がある。この開始アドレスと終了ア ドレスが得られた後に、オペランドのオーバーラップが 存在することを近似して、比較の速度を上げる機構が利 用できる。一方、本発明では、ソース・アドレス及び宛

する。さらに、本発明の指示は厳密である。

先アドレス(上記TDB論文の開始アドレス)の生成と並行して、記憶オペランド・オーバーラップ条件を判定

【 0018】ベーカー(Baker)等はTDB 01-8 2で、オペランドがオーバーラップしたとき、オペランドがバイトごとに処理されるかのようにその挙動が進行する、多くの命令を実行するためのアルゴリズムを発表した。オペランド・オーバーラップの検出が既知であり、実行のためのアルゴリズムが準備されていると仮定されている。本発明の主題である、オペランド・オーバ 10ーラップ条件を検出するための機構は示されていない。 【 0019】

【 発明が解決しようとする課題】本発明は、2 つの記憶 オペランド が破壊的にオーバーラップするかどうか予測 するために、記憶アドレスの生成と並行して実行する、 特殊なハードウェアの使用に関する。記憶装置間命令の 実行の挙動は、その命令が記憶オペランドに対してバイ トごとに実行されるかのように進むようなアーキテクチ ャになっていることがしばしばである。これは、これら すべての動作をバイトごとに実行することによって達成 20 できる。しかし、ソース・オペランドと宛先オペランド が破壊的にオーバーラップしない場合は、複数のバイト に対して並列に動作を実行し、なおかつそれがバイトご との実行のように見えるようにすることができる。した がって、記憶オペランドが破壊的にオーバーラップする ことを検出し、そうでない場合は一般に複数のバイトに 対して実行を進めさせ、オペランド が破壊的にオーバー ラップする場合は動作をバイトごとに実行することによ り、命令の実行速度を高めることができる。アーキテク チャ上の要件を満たすには、取り出したデータが記憶さ れる前に、破壊的オペランド・オーバーラップ条件がわ かっていなければならない。場合によっては、記憶オペ ランドのオーバーラップが判定されている間に有用な作 業を実施することができるが、頻繁に使用されるMOV E CHARACTER (MVC) 命令では、このギャ ップを埋める有用な作業はない。したがって、オペラン ド・オーバーラップ条件が判定されるまで、実行を停止 しなければならない。

[0020]

【 課題を解決するための手段】従来、破壊的記憶オペラ 40 ンド・オーバーラップを検出するには、まずソース・オペランドと宛先オペランドの記憶アドレスを計算し、続いて両記憶アドレスを比較して、次式が成立するかどうか判定していた。

【 数1 4 】0 ≦S AR 1 -S AR 2 ≦L

【 0021】上式で、SAR1とSAR2は、それぞれ 宛先オペランドとソース・オペランドの記憶オペランド ・アドレスを表し、Lはオペランドの長さを表す。パイ プライン式プロセッサでは、この検出に、記憶アドレス の生成に加えて少なくとももう1サイクルを要した。し 50 たがって、MVC命令が進行できるようになる前に少な くとも1停止サイクルが必要である。本発明によると、 MVC 命令のソース・オペランドと宛先オペランドの基 底と変位、および命令中で指定されるオペランドの長さ から直接にMVC命令の記憶オペランド・オーバーラッ プ条件を判定することができる。この判決定をソース記 憶アドレス及び宛先記憶アドレスの生成と 並行して実行 することにより、頻繁に呼び出されるMVC命令の実行 中に停止サイクルが必要でなくなる。MVC命令につい て1停止サイクル節約されるだけで、オペランド長が8 バイト 未満の比較的よく 見られるケース (84%) では MV C 命令の実行速度が2 1 %向上し、オペランド 長が 8 バイトを超えるケース(16%)では9%向上する。 MVC 命令の頻度により、上記の数字は、代表的命令混 合体でCPI の純減として反映され、MVC命令だけの 場合はそれがO.O2CPIとなり、しかも最小のハー ドウェアを追加するだけで達成される。本発明は、ES

【 0022】上記その他改善点は、下記の詳しい説明に示してある。本発明とその利点および特徴をよりよく理解するために、以下の説明および図面を理解されたい。 【 0023】

A/390プロセッサ用に設計されており、そのアーキ

テクチャにとって既知のすべてのアドレス指定モードに

また想定される64ビットのアドレス指定モードをサポー

ート するよう に予測機構を拡張することにより、本発明

を他のアーキテクチャに拡張できることも実証されてい

ついて破壊的記憶オペランドを予測することができる。

【 実施例】本発明の好ましい実施例を詳細に考察する前に、ソース・アドレスと宛先アドレスの破壊的オーバーラップを予測するのに使用される条件を展開しておくのが有意義であろう。

【0024】IBM ESA/390などのアーキテク チャでは、オーバーラップする記憶オペランドに対する 命令の実行をアーキテクチャ方式で実施することが必要 な場合がある。それには、命令の実行を開始する前にそ のようなオーバーラップ条件の検出が必要となることが あり得る。これらのタイプの命令のいくつか(主な例は ESA/390 におけるMOVE CHARACTER (MVC)命令)の頻度と、その命令の大部分の呼出し の際にその実行に必要なサイクル数とが与えられている ものとすると、このプロセスをオペランド・オーバーラ ップの順次検出によって実施する際には、大きな不利益 を受ける恐れがある。このことは、オペランド・オーバ ーラップの速やかな判定が必要なことを示唆している。 前記のSS命令MVC、およびESA/390アーキテ クチャで見られる他のSS命令AND CHARACT ER(NC), OR CHARACTER(OC), X OR CHARACTER(XC), MOVE ZON ES(MVZ), MOVENUMERICS(MVN)

では、オペランドのオーバーラップする条件は次式で表 すことができる。

【数15】0 ≦SAR1 -SAR2 ≦L

【0025】上式で、SAR1とSAR2は、それぞれ 宛先オペランドとソース・オペランド の記憶アドレスを 表し、L はオペランドの長さを表す。 上記のリスト 中の 命令のうちでMVCが命令ストリーム中で最も頻繁に発 生する。したがって、上記のオーバーラップを、MVC 型オーバーラップと呼ぶことにする。さらに、他のES *

 $SAR2 \leq SAR1 + L1 \leq SAR2 + (2 * L2) - 2$

【数18】

 $SAR2 \le SAR1 + L1 \le SAR2 + 2.55$

【0026】MVC型オーバーラップは厳密に検出しな ければならないが、後者の命令群でのオーバーラップは 過剰指示することができる。オーバーラップの過剰指示 は、PACK、ZAPおよびUNPKでは数式19によ って実施でき、TRとTRTでは数式20によって実施 できる。

【 数1 9 】 | SAR 1 - SAR 2 | ≤1 5

【 数2 0 】 | SAR1 - SAR2 | ≤2 5 5

【0027】前述のように、MVCは、代表的な命令混 合体で最も頻繁に現れる命令の1 つである。したがっ て、設計が与えられている場合、オーバーラップの検出 に使用される機構が、命令当りサイクル数(CPI)に 影響を与えることがあり得る。従来技術では、MVCオ ーバーラップ検出は、両方の記憶オペランド・アドレス SAR1とSAR2を計算し、続いてSAR1をSAR 2と、またSAR1-SAR2をLと比較することから なっていた。このような実施態様は記憶バスの過小利用 30 をもたらし、性能上のボトルネックを生じる可能性があ る。というのは、SAR1とSAR2の計算およびSA R1とSAR2の比較にはAGEN ALUが必要だか らである。オーバーラップの検出から生じ得る性能低下 の例として、単一サイクル命令の場合は

ID-AG-EX

記憶アクセスを含む2 サイクル命令の場合は

I D-AG-CA

 μ F -AG-EX

のパイプライン構造を使用する、高性能スーパースカラ ー・プロセッサ用のPU設計を考えてみる。上式でμF はマイクロワード取出しを表す。このパイプライン中 で、I Dは命令復号、AGはアドレス生成、CAはデー タ・キャッシュ・アクセス、EXは命令実行を表す。命 令のプット・アウェイ(put-away)は隠されている。す なわち、実行の結果は、次の実行サイクルで使用される 必要な機能ユニット への入力としてバイパスさせること ができる。PUは、最大3個のESA/390命令を同 時に実行できる能力をもつ設計になっているものとす る。この能力により、2 つのアドレス生成ALUがデー 50

*A/390命令でもオーバーラップは起こり得る。そう した命令としては、数式16が成立するときにオーバー ラップが発生するPACKやΖAP、数式17が成立す るときにオーバーラップが発生するUNPK、および数 式18が成立するときにオーバーラップが発生するTR とTRTがある

【数16】

 $SAR2 \leq SAR1 + L1 < SAR2 + L2$

【数17】

る。

タフロー中に含まれることになる。ここでは、MVCの ようなSS命令では、MVC命令の復号に続くAGサイ クル中にソース記憶アドレスと宛先記憶アドレスが同時 に生成され得ることを示唆しておく。プロセッサのすべ ての命令はマイクロコードで制御され、単一サイクル命 令は1 つのマイクロ命令を呼び出し、複数サイクル命令 はマイクロルーチンを呼び出す。MVCは複数サイクル 命令の範疇に含まれ、したがってその実行中に複数のマ イクロ命令が呼び出される。このようなルーチンでは、 実行の結果、次のパイプライン・シーケンスが発生す

第1 マイクロワード I D-AG-CA

第2 マイクロワード μ F -AG-EX

 $\mu F - AG - EX$ 第3 マイクロワード 上式で μF はマイクロワードの取出しを表し、命令の実 行が完了するまでこのシーケンスが反復される。次に、 本発明のオペランド・オーバーラップ予測装置を記述す るのに使用するMVC命令の可能な実施態様について述 べる。この実施態様では、第1のマイクロ命令が、第1 オペランドでアドレス指定される記憶装置からのロード を指定する。この第1マイクロ命令のAGサイクル中に 両方のオペランド・アドレスが2 つのAGEN ALU によって計算され、オペランド1の取出しコマンドが形 成され、データ・キャッシュに送られる。次のサイクル で、データ・キャッシュから取り出されたデータがデー タ・バス上に置かれ、プロセッサに受諾される。プロセ ッサはキャッシュからデータ・バスに取り出されたデー タをバイパスすることができるので、このサイクル中に 取り出されたデータをデータ・キャッシュ中に格納する ために記憶コマンドを形成することができると考えられ る。しかし、アーキテクチャを遵守するには、データを 記憶する前にオペランド・オーバーラップがわかってい る必要がある。従来技術では、第2 のマイクロ命令のA Gサイクル中でのオーバーラップを判定するため、第1 命令のAGサイクル中に計算される記憶オペランド・ア ドレスSAR1とSAR2を次のサイクルでオーバーラ ップ検出論理機構にバイパスしなければならない。次に このオーバーラップ検出の結果を分岐条件として使っ て、アーキテクチャに合致する形でMVCを実行するに は2 つのマイクロルーチンのどちらにアクセスすべきか を判定する。その結果、従来技術では第2のマイクロ命 令が実際にNOPとなり、取り出されたデータを格納す るために適当なマイクロルーチンにアクセスする前に、 オーバーラップを判定することが可能となる。したがっ て、記憶バスは過小利用となる。第1 マイクロワードの AGサイクル中にオーバーラップ条件を予測し、第2の マイクロワードを取り出す際に適当な経路指定を選択す るための分岐条件としてそれを利用できるようにするこ とができれば、この過小利用を軽減することができる。 以下に、2 つの記憶オペランド・アドレスSAR1とS AR2の計算と並行してオーバーラップ条件を予測でき る、本発明を提示する。このようにすると、MVC型オ ーバーラップの検出を必要とする命令を呼び出すごとに 1 サイクルが節約できる。代表的命令混合体を使用する と、オペランド長が8以下のMVCが呼び出される頻繁 なケース(84%)ではMVC命令を実行するのに要す るサイクル数が、平均4.7 サイクルから平均3.7 サ イクルに減少し、21%の改善が得られる。MVCのオ ペランド 長が8 を越える比較的まれなケース(16%) では、実行サイクル数は11.8サイクルから10.8 サイクルに減少し、9%の改善となる。СРІの純減少 率は0.02であり、それが最小の追加ハードウェアで 達成される。

【0028】オーバーラップをもたらすアドレス条件は 5 つのクラスに分けることができる。これらのケースを 図1 に示す。第1 のケースでは、ソース・オペランドが 高位記憶域と低位記憶域の境界を越えて折り返し(ラッ プ; wrap)、低位記憶域にある宛先オペランド・アドレ スとオーバーラップするために、オーバーラップが発生 する。第2のケースでは、ソース・オペランドと宛先オ 30 ペランドが共に高位記憶域から低位記憶域に折り返す。 この場合、宛先オペランドはソース・オペランドより上 方にあり、低位アドレス位置に続いている。第3のケー スでは、ソース・アドレスと宛先アドレスが記憶域内の 同じ256バイト・ブロックで開始し、ソース・オペラ ンドの全体がこの256バイト・ブロック内にある。第 4 のケースでは、両方のオペランド が記憶域の真中の同 じ256バイト・ブロック内で開始し、両方のオペラン ドが共に次の順次256バイト・ブロック中にあふれ出 る(スピル)。最後に第5のケースでは、宛先オペラン ドがソース・オペランドの次の順次ブロックで開始す る。ソース・オペランドはこの順次ブロック中にあふれ 出して、宛先オペランドとオーバーラップする。オーバ ーラップしないケースは、以上のオーバーラップするケ ースに含まれない、残りのすべての場合を含む。それら のケースを図2 および3 に示す。次のこのオーバーラッ プするケースとオーバーラップしないケースのすべてを 使って、ESA/390アーキテクチャでサポートされ るすべてのアドレス指定モードでオーバーラップを検出 するための本発明を開始する。このモードには、24ビ 50

ットおよび31ビット・アクセス・レジスタ・モードが 含まれる。さらに、64ビットの基底と12ビットの変 位のアドレス計算も仮定する。この24ビットと31ビ ットのアドレス指定モードが含まれるのは、それらがE SA/390アーキテクチャで提供される24ビットお よび31ビット・アクセス・レジスタ・モードのサブセ ットと見なせるからでもある。図1のケース1やケース のような折返しのケースは、64ビットの基底と12ビ ットの変位の加算の場合、64ビット・アドレスのMS B が有効アドレスをもっためには0 でなければならず、 かつ折返しが2-64-1 アドレス境界で発生すると定義さ れているものと仮定することにより、考察から除外す る。したがって、このアドレス指定モードでは、メモリ ・アドレス指定が仮定アドレス空間の最高位256バイ ト・ブロックで発生し得ない。以下の考察では、2の補 数を大文字、たとえばAで表すことにする。2の補数 は、m個のビットaiからなる。ただし、0 ≦i ≦m-1 であり、aoは最上位ビット(MSB)を表し、a m-1 は最下位ビット(LSB)を表す。さらに、表記A (i:j) (ただし、 $i \le j \le m-1$)を使って、A内 部にあってi とj の間にあり 両端を含むビットから構成 される数を表すことにする。この表記を使用して、以下 の定理を、MVC型オーバーラップを検出するための本 発明の基礎として証明する。

【 0029 】 定理1 2 の補数演算を使って、2 つの暗示的な正の2 の補数の減算A-B を行うと、 $A \ge B$ の場合、A=0 ||A(i:m-1) およびB=0 ||B(i:m-1) として、ビット 位置i からすぐ下のビット 位置i -1 へのキャリーが発生する。

【 $0 \ 0 \ 3 \ 0$ 】証明: A(i:m-1) > B(i:m-1) の場合、 $a_j = 1$ かつ $b_j = 0$ であり、 $i \le p < j$ であるすべてのp について $a_p = b_p$ となるj が存在する。 2 の補数の減算A - B を実行するには、B の1 の補数に A を加え、ホット 1 を位置m-1 に与える。しかし、B は1 の補数化されているので、バー $b_p =$ ボー a_p かつ $a_j = 1$ およびバー $b_j = 1$ である。ただし、

【数21】

bь

をバーb pと表記する。他の文字にバーが付与される場合も、これに準ずる。したがって、A-B はj からj-1 へのキャリーを発生する。しかし、位置j-1 では、バーb $_j$ = バーa $_j$ であるため、 a_{j-1} = 1 かつバーb $_{j-1}$ = 0 、またはa $_{j-1}$ = 0 かつバーb $_{j-1}$ = 1 である。したがって、j-1 へのキャリーをa $_{j-1}$ およびバーb $_{j-1}$ に加えると、j-2 へのキャリーが発生する。 $i+1 \leq q \leq j-2$ である各ビット位置q についてj-1 の場合と同じ考察を適用すると、ビット位置q で、i へのキャリーはq であり、q 。したがって、ビット位置q からq からq かのキャリーが発生することになる。

【 0031 】 A(i:m-1) = B(i:m-1) の場合、 $i \le j \le m-1$ であるすべてのj について $a_j = b_j$ である。B は加算の前に補数化されるので、各ビット 位置j はすべてj に加算されるj からなる。したがってホット j がj いると聞に与えられるので、j ので、j でキャリーが発生する。このキャリーが発生する。このキャリーがあらゆるビット 位置j に伝播し、ビットj からj へのキャリーが発生する。証明終り。

【 0032】定理2 2の補数演算を使って、2つの暗 10 示的な正の2の補数の減算A-Bを行うと、A<Bの場合、A=0 ||A(i:m-1)およびB=0 ||B(i:m-1)として、ビット位置iから次のビット位置i - 1 へのキャリーは発生しない。

【 0033】証明: A(i:m-1) <B(i:m-1) o場合、a_i=0 かつb_i=1 であり、i \leq p <j となるすべてのpについてa_p=b_pとなるjが存在する。2の補数の減算A-Bを実行するには、Bの1の補数にAを加え、ホット1を位置m-1に与える。しかし、Bは1の補数化されているので、b_p=バーa_pかつa_i=0 およびバーb_i=0 である。a_iとバーb_iが共に0 なので、位置i へのキャリーであるc_{i+1}の値がどうであれ、jからi -1 へのキャリーは0となる。したがって、A-Bは、jからj -1 へのキャリーは0となる。したがって、A-Bは、jからj -1 へのキャリーが発生しない。位置i -1 では、バーb_i=バーa_iであるため、a_{i-1}=1 かつバーb_{i-1}=1 である。したがって、j -1 へのキャリーがないことは、a_{i-1}とバーb_{i-1}を加算してi -1 へのキャリーは発生してb_{i-1}が発生してb、j -2 へのキャリーは発生し

ないことを意味している。 $i+1 \le q \le j-2$ である各 ビット 位置q についてj-1 の場合と同じ考察を適用すると、ビット 位置i で、i へのキャリーは0 であり、a i とがバーb i のどちらか一方だけが1 となる。したがって、ビット i からi-1 へのキャリーは発生しない。証明終り。

【 0034 】 MV C 型オペランド・オーバーラップを検出するための本発明を引き続き展開するため、以下の表記法を利用する。まず、SAR2 とSAR1 をそれぞれ AとBで表す。両者はそれぞれa i とb i で表される個々のビットを有する。ただし、 $0 \le i \le 63$ である。8 ビット・オペランド 長をOL (0:7) で表し、左に5 6個の0 を連結したものをLで表す。したがって、L i は、 $0 \le i \le 55$ の場合は0、 $56 \le i \le 63$ の場合はOL (0:7) となる。以下の議論では、A、B、L の以下の加算/減算の組合せが必要となる。その組合せならびにその表記法は、

- 1. A-B これを Δ で表し、個々のビット を δ ; で表し、あるビット 位置から次のビット 位置へのキャリーを κ ; で表す。
- 2. A + L これをE で表し、M のビットを ϵ_i で表し、キャリーを γ_i で表す。
- 3. $\Delta + L$ これをSで表し、個々のビットをSiで表し、キャリーをciで表す。
- 4. E-B これを S^+ で表し、個々のビットを S_i^+ で表し、キャリーを λ_i で表す。

この表記法を表1に要約して示す。

【 表1 】

MVC型オーバーラップ検出装置用の表記法				
エンティティ	表現	文字表現	ビット表現	キャリー表現
SARZ		A	a.	_
SAR1		В	b i	_
SAR2-SAR1	A – B	Δ	δι	K 1
SAR2+L	A+L	E	εı	γ 1
(SAR2-SAR1) +L	Δ+L	S	Sı	C 1
(SAR2+L) -SAR1	E – B	S+	S ; +	λ:

【 0035】上記の表記法を用いると、以下の定理が成立する。

【 0036 】 定理3 記憶オペランド 1 および2 がMV C型オーバーラップを有する場合、SAR2 がアドレス 空間の高位256 バイト・ブロック内にあり、SAR1 が低位256 バイト・ブロック内にあるときに、SAR 1 がSAR2 より上にマップされるならば、 $0 \le i \le 5*$ *5 の場合 $\delta_i = 1$ である。

【 0037】証明: ESA/390アーキテクチャで提供される3つのアドレス指定モードのそれぞれについて、図1に示した各ケースごとにこの定理を証明しなければならない。各アドレス指定モードの場合の記憶アドレスの表現を表2に示す。

【 表2 】

ESA/390および想定した64ビット・アドレス指定モードでの アドレス表現		
モード	アドレス表現	
24ビット・アクセス・レジスタ (AR24ビット) モード	ao a 1 a 31 O O O a 40 a 41 a 55 a 56 a 57 a 63	
31ビット・アクセス・レジスタ (AR31ビット) モード	ao a ₁ ··· a ₃₁ O a ₃₃ ··· a ₅₅ a ₅₆	
64ピット・アドレス指定	O a 1 a 55 a 56 a 57 a 63	

【 0038】表2では、0であることがわかっているS AR2 のビット 位置は0 で示してあり、1 と0 のどちら かであるビット位置は、SAR2を先にAで表したので 添字付きのa で表してある。添字は変数中のビット位置 を表す。同様に、a の代りにb を使ってSAR1を表す ことができる。この表現を使って、図1に示した各ケー 30 スについて考察しなければならない。SAR2がアドレ ス空間の高位256バイト・ブロックにあり、SAR1 が低位256バイト・ブロック内にある場合では、アド レスを1 ビット 位置拡張し、そのビット 位置を1 にする ことにより、SAR1をSAR2より上にマップするこ とができる。したがって、24ビット・アドレス空間の 場合、そのアドレスのMS B に25 番目のビット が連結 され、それが1にされることになる。表2に示したアド レス表現では、各アドレス指定モードについてアドレス 空間がすでに拡張されており、表に示すようにビット位 40 置が0である。したがって、この表現でSAR1をSA R2より上にマップするには、次のビット位置を1にす るだけでよい。たとえば、アドレスの24ビットは、ア ドレスの少なくとも24ビット位置を必要とするはずで あり、これは表2の表現ではビット40~63に対応す る。24ビット・アドレス指定では、SAR1をSAR 2より上にマップするために、ビット39を0にする。

同様に31 ビット・アドレス指定では、SAR1 をSAR2 より上にマップするために、アドレスのビット 32 を1 にする。

【0039】定理3 ケース1 ケース1は、Aがアドレス空間の高位256バイト・ブロック内にあり、Bが低位256バイト・ブロック内にあり、Aの最上位ビットがBの最上位ビットに等しいことを特徴とする。Aがアドレス空間の高位256バイト・ブロック内にあり、Bが低位256バイト・ブロック内にあるため、BはAより上にマップされるはずである。さらに、B(56:63) \leq E(56:63) かつE(56:63) <A(56:63) なので、A(56:63) >B(56:63) である。したがって、定理1により、 κ 56=1となる。以下で3つのアドレス指定モードのすべてを考慮する。

【 0040】 AR24 ビット・モード このアドレス指定モードでは、B をAより上にマップするために、ビット39を論理1にする。ビット39より上位のビット位置は等しいので、 $i \le 38$ であるi について $a_i = b_i$ である。その結果、A-B は数式22 で表すことができ、ホット1 が暗黙のうちに強制的にビット63 に入れられる。

【数22】

23 a 0 a 1...a 31 0 0...0 1 1...1 a 56 a 57...a 63 a 0 a 1...a 31 1 1...0 1 1...1 b 56 b 57...b 63

【 0041 】 $\kappa_{56}=1$ であり、かつ $40 \le i \le 55$ である各ビット 位置がその位置へのキャリーに加算すべき 1 を 2 個を有するので、 $40 \le i \le 55$ であるすべてのi について、 $\delta_i=1$ かつ $\kappa_i=1$ となる。ビット 位置 39 では 2 個の0 が $\kappa_{40}=1$ と加算され、したがって $\sigma_{39}=1$ かつ $\kappa_{39}=0$ である。 $0 \le i \le 38$ である各ビット 位 10 置では、1 とキャリーの0 に0 が加算される。したがって、 $0 \le i \le 38$ であるすべてのi について $\delta_i=1$ かっ $\kappa_i=0$ であり、したがって $0 \le i \le 55$ であるすべてのi について $\delta_i=1$ である。

【 0042】 AR31 ビット・モード このアドレス指定モードでは、BをAより上にマップするために、ビット32 を論理1にする。ビット32 より上位のビット位置は等しいので、 $i \le 31$ であるi について $a_i = b_i$ である。その結果、A-B は数式23 で表すことができ、ホット1 が暗黙のうちに強制的にビット位置63 に入れ 20 られる。

【数23】

ao a₁...a₃₁01...1a₅₆ a₅₇...a₆₃

a o a 1... a 31 0 1 ... 1 b 56 b 57... b 63

【 0 0 4 3 】 2 4 ビット・アドレス指定の場合と同様 に、 κ 56 = 1 であり、かつ3 3 ≤i ≤5 5 である各ビッ * *ト 位置がその位置へのキャリーに加算すべき 1 を 2 個有するので、3 3 \le i \le 5 5 であるすべてのi について、 $\delta_i = 1$ かつ $\kappa_i = 1$ である。ビット 位置 3 2 では 2 個の 0 が $\kappa_{33} = 1$ と加算され、したがって $\delta_{32} = 1$ かつ $\kappa_{32} = 0$ である。0 \le i \le 3 1 である各ビット 位置については、1 とキャリーの0 に0 が加算される。したがって、0 \le i \le 3 1 であるすべてのi について $\delta_i = 1$ かつ $\kappa_i = 0$ であり、したがって0 \le i \le 5 5 であるすべてのi について $\delta_i = 1$ である。

【 0044】64ビット・アドレス指定 64ビット・アドレス指定ではケース1は生じ得ない。その結果、64ビット・アドレス指定の場合は、このケースに対処するためにBをAより上にマップする必要はない。

【 0045】 定理3 ケース2 ケース2 は、AとBが 共にアドレス空間の高位2 56 バイト・ブロック内にあり、A(56:63) <B(56:63) であることを 特徴とする。したがって、定理2 より、 κ 56=0 となる。

【 0046 】 AR24 ビット・モード ビット40より 上位のビット 位置がBとAで等しく、したがって $i \le 3$ 9 であるi について $a_i = b_i$ である。その結果、A - B は数式24 で表すことができ、ホット1 が暗黙のうちに 強制的にビット 位置63 に入れられる。

【数24】

a o a 1...a 3 1 0 0 ... 0 1 1 ... 1 a 5 o a 5 7 ... a 6 3

a o a 1 ... a 31 1 1 ... 1 0 0 ... 0 b 56 b 57 ... b 63

【 0047】 $\kappa_{56}=0$ であり、かつ $0 \le i \le 55$ である各ビット位置がそのビット位置へのキャリーに加算すべき 1 個の1 と 1 個の0 を有するので、各ビットでの結果は、 $\delta_i=1$ かつ $\kappa_i=0$ である。したがって、 $0 \le i \le 55$ であるすべてのi について $\delta_i=1$ である。

【 0048】 AR31 ビット・モード ビット33より 上位のビット 位置がBとAで等しく、したがって $i \le 3$ 2 であるi について $a_i = b_i$ である。その結果、A - B 40 は数式25 であらわすことができ、ホット1 が暗黙のう ちに強制的にビット 位置63 に入れられる。

【数25】

a₀ a₁...a₃₁01...1a₅₆ a₅₇...a₆₉

a₀ a₁...a₃₁10...0 b₅₆ b₅₇...b₆₃

【 0049】 κ56=0 であり、かつ0 ≦i ≦55 である 各ビット 位置が0 及びそのビット 位置へのキャリーに加 算すべき 1 個の1 を有するので、 $\delta_i = 1$ かつ $\kappa_i = 0$ である。したがって、 $0 \le i \le 5$ 5 であるすべてのi について $\delta_i = 1$ である。

【 0050】64ビット・アドレス指定 64ビット・アドレス指定ではケース2は生じ得ない。

【 0051】 定理3 ケース3 および4 これらのケースは、BとAが共にアドレス空間の同一の256 バイト・ブロック内にあり、A(56:63) <B(56:63) であることを特徴とする。定理2 により、 κ 56=0 となる。BとAの両方が存在する 256 バイト・ブロックは任意である。

【 0052】 AR24 ビット・モード ビット40 より上位のビット 位置がBとAで等しく、したがって $i \le 3$ 9 であるi について $a_i = b_i$ である。その結果、A - B は数式26 で表すことができ、ホット1 が暗黙のうちに強制的にビット 位置63 に入れられる。

【数26】

25
a o a 1...a 31 0 0 ... 0 a 40 a 41... a 55 a 56 a 57... a 63

a o a 1 . . . a 31 1 1 . . . 1 a 40 a 41 . . . a 55 a 56 a 57 . . . b 63

【 0053 】 $\kappa_{56}=0$ であり、かつ $0 \le i \le 55$ である 各ビット 位置が0 及びそのビット 位置へのキャリーに加算すべき 1 個の1 を有するので、 $\delta_i = 1$ かつ $\kappa_i = 0$ である。したがって、 $0 \le i \le 55$ であるすべてのi について $\delta_i = 1$ である。

*上位のビット 位置がBとAで等しく、したがってi ≦3 2 であるi についてa;=b;である。その結果、A-B は数式2 7 で表すことができ、ホット 1 が暗黙のうちに 強制的にビット 6 3 に入れられる。 【数2 7 】

※ある。したがって、0 ≤i ≤55 であるすべてのi につ

【0058】定理3 ケース5 このケースでは、B

は、Aが存在する256バイト・ブロックのすぐ上の2

56 バイト・ブロック中にある。さらに、B(56:6

3) ≦E(56:63) かつE(56:63) <A(5

6:63) である。したがって、A(56:63) >B

(56:63) なので、定理1 により κ 56=1 である。

する256バイト・ブロックのすぐ上の256バイト・

ブロック中にあるので、 $40 \le j \le 55$ であって、 $a_j = 0$ かつ $b_j = 1$ であり、j である<math>p につい

 $Ta_p=1$ かつ $b_p=0$ となる位置; が存在する。さらに、i < j の場合、 $a_i=b_i$ である。その結果、A-B

は数式29で表すことができ、ホット1が暗黙のうちに

強制的にビット位置63に入れられる。

【0059】AR24ビット・モード Bが、Aの存在

【 0054】AR31ビット・モード ビット33より*10

a o a 1 . . . a 31 O a 33 . . . a 55 a 56 a 57 . . . a 63

a o a 1 . . . a 31 1 a 33 . . . a 55 b 56 b 57 . . . b 63

いて $\delta = 1$ である。

【 0055 】 κ 56 = 0 であり、かつ $0 \le i \le 55$ である 各ビット 位置が0 及びそのビット 位置へのキャリーに加算すべき 1 個の1 を有するので、 $\delta_i = 1$ かつ $\kappa_i = 0$ である。したがって、 $0 \le i \le 55$ であるすべてのi について $\delta_i = 1$ である。

【 0 0 5 6 】 6 4 ビット・アドレス指定 このケースで 20 は6 4 ビット・アドレス指定の場合、A - B は次式で表すことができ、ホット 1 が暗黙のうちに強制的にビット位置6 3 に入れられる。

【数28】

O a 1 ... a 55 a 56 a 57 ... a 63

 $1 a_1 \dots a_{55} b_{56} b_{57} \dots b_{63}$

【 0057 】 $\kappa_{56}=0$ であり、かつ $0 \le i \le 55$ である 各ビット 位置が0 及びそのビット 位置へのキャリーと m=30算すべき 1 個の1 を有するので、 $\delta_i=0$ かつ $\kappa_i=0$ で※

個の1 を有するので、δ; =0 かつκ; =0 で※ 【 数2 9 】 ao a1...aョ1 00...0 a 40 a 41...aյ-1 011...1 a 56 a 57...a 63

ao a1...a31 11...1 a40 a41...a J-1 011...1 b56 b57...b63

【 0060 】 $\kappa_{56}=1$ であり、かつ $j+1 \le i \le 55$ である各ビット 位置がそのビット 位置へのキャリーと加算すべき 1 を 2 個有するので、 $j+1 \le i \le 55$ であるi について $\delta_i = 1$ かつ $\kappa_i = 1$ である。ビット 位置j では a_j と b_j が共に0 であり、かつ $\kappa_{j+1} = 1$ である。した 40 がって、 $\delta_j = 1$ かつ $\kappa_j = 0$ である。0 とj-1 の間の各ビット 位置では、加数のj ちただj 個がj であり、そのビット 位置へのキャリーはj である。したがって、j0 j0 j1 であるj2 である。したがって、j2 j3 j4 であるj5 である j6 j7 であり、したがってj6 j7 であるj8 j7 であるj8 j7 であり、j8 j7 であるj8 j9 である j

★ある。

【 0061】AR31ビット・モード Bが、Aが存在する256バイト・ブロックのすぐ上の256バイト・ブロック中にあるので、 $33 \le j \le 55$ であって、 $a_j = 0$ かつ $b_j = 1$ であり、j である<math>pについて $a_p = 1$ かつ $b_p = 0$ となる位置jが存在する。さらに、i < jの場合、 $a_j = b_j$ である。その結果、A-Bは数式30で表すことができ、ホット1が暗黙のうちに強制的にビット位置63に入れられる。

【数30】

ao a₁ ... a₃₁ O a₃₃ ... a_{J-1} O l l ... l a₅₆ a₅₇ ... a₆₃

ao $a_1 \dots a_{31} \ 1 \ a_{33} \dots a_{j-1} \ 0 \ 1 \ 1 \dots 1 \ b_{56} \ b_{57} \dots b_{63}$

【 $0\ 0\ 6\ 2$ 】 κ 56 = 1 であり 、かつj $\ +1\le i\le 5\ 5$ で $\ 50$ ある各ビット 位置がそのビット 位置へのキャリーと 加算

すべき1を2個有するので、i +1 ≤i ≤55であるす べてのi について $\delta_i = 1$ かつ $\kappa_i = 1$ である。ビット 位 置j では、 a_j と b_j が共に0 であり、 $\kappa_{j+1}=1$ であ る。したがって、 $\delta_i = 1$ かつ $\kappa_i = 0$ である。 $0 \ge i$ ー 1 の間の各ビット 位置では、加数のう ちの1 個だけが1 であり、そのビット 位置へのキャリーは0 である。した がって0 \leq i \leq j −1 であるi について、 δ i=1 であ り、したがって0 ≤i ≤55 であるすべてのi について $\delta_i = 1$ である。

*【0063】64ビット・アドレス指定 Bが、Aが存 在する256バイト・ブロックのすぐ上の256バイト ・ブロック中にあるので、 $1 \le j \le 55$ であって、 a_j =0 $hob_i=1$ varphi varてa p=1 かつb p=0 となる位置j が存在する。さら に、i <j の場合、a i = b i である。その結果、A - B は数式31で表すことができ、ホット1が暗黙のうちに 強制的に位置63に入れられる。

※ケース1は、Aがアドレス空間の高位256バイト・ブ

ロック内にあり、Bが低位256バイト・ブロック内に

あり、Aの最上位ビットがBの最上位ビットと等しいこ

とを特徴とする。Aがアドレス空間の高位256バイト

・ブロック内にあり、Bが低位256バイト・ブロック

内にあるので、B はAより上にマップしなければならな

い。さらに、A(56:63)がB(56:63)未満 である可能性があり、その場合は定理2により κ 56 = 0

【数31】

O a₁ ... a_{J-1} Oll...l a₅₆ a₅₇ ... a₆₉

$1 \ a_1 \dots a_{J-1} \ 0 \ 1 \ 1 \dots 1 \ b_{56} \ b_{57} \dots b_{63}$

【0064】 κ 56 = 1 であり、かつj +1 ≤i ≤55 で ある各ビット 位置がそのビット 位置へのキャリ 一と加算 すべき1を2個有するので、j +1 ≤i ≤55 であるす べてのi について $\delta_i = 1$ かつ $\kappa_i = 1$ である。 ビット 位 置j では、 $a_j = b_j$ が共に0 であり、 $\kappa_{j+1} = 1$ であ る。したがって、 $\delta_i = 1$ かつ $\kappa_i = 0$ である。 $0 \ge i$ ー 1 の間の各ビット 位置では、加数のう ちの1 個だけが1 20 であり、そのビット 位置へのキャリーは0 である。した がって、0 \leq i \leq j −1 であるi について δ i =1 であ り、したがって0 ≦i ≦55であるすべてのi について $\delta_i = 1$ である。証明終り。

【 0065】定理4 記憶オペランド1及び2がMVC 型オーバーラップを有せず、SAR2がアドレス空間の 高位256バイト・ブロック内にありSAR1が低位2 56 バイト・ブロック内にあるときSAR1 がSAR2 より上にマップされる場合、減算SAR2-SAR1の 結果 δ_i は、非オーバーラップ・ケース1、6、11、 ビット56からビット55へのキャリーが生成される (κ s 6 = 1) とき、及び非オーバーラップ・ケース 3 を 除き0 ≦i ≦550場合すべて1ではない。

【 0066 】定理4 ケース1

(サブケース1)である。また、A(56:63)がB (56:63)以上である可能性もあり、その場合は定 理1 により κ 56 = 1 (サブケース2) である。3 つのア ドレス指定モードのすべてについてこの両方のサブケー スを考慮しなければならない。 【 0067】AR24ビット・モード このアドレス指 定モードでは、BをAより上にマップするために、ビッ ト39を強制的に論理1する。ビット39より上位のビ

ット 位置は等しいので、i ≤38 であるi についてa i =b:である。その結果、A-Bは数式32で表すこと ができ、ホット1が暗黙のうちに強制的にビット位置6 3に入れられる。

【数32】

a.o a.1 ... a.31 00...011...1 a.56 a.57 ... a.63

ao a₁ ... a₃₁ 11... 011... 1 b₅₆ b₅₇ ... b₆₃

. *

【0068】サブケース1 ビット位置55について考 える。ビット位置5 5 はκ 56 = 0 に加算すべき1 を2 個 40 有するので、 $\delta_{55}=0$ である。したがって、このサブケ -スでは、 $0 ≤ i ≤ 5 5 であるi について <math>\delta$ i がすべて 1 ではない。

[0069] サブケース2 κ₅₆=1 であり、かつ40 ≦i ≦5 5 である各ビット 位置がその位置へのキャリー に加算すべき1を2個有するので、40 ≦i ≦55 であ るすべてのi について $δ_i = 1$ かつ $κ_i = 1$ である。ビッ ト 位置3 9 では、κ40=1 に0 が2 個加算される。した がって $\delta_{39} = 1$ かつ $\kappa_{39} = 0$ である。 $0 \le i \le 3.8$ であ る各ビット 位置では、1 とそのビット 位置へのキャリー 50.

とに0 が加算される。 κ 39 = 0 なので、0 \leq i \leq 3 8 で あるすべてのi について $δ_i = 1$ であり、したがって0 \cdot ≤i ≤55 であるすべてのi について δ; =1 である。 【 0070】AR31ビット・モード このアドレス指 定モードでは、BをAより上にマップするために、ビッ ト32を強制的に論理1にする。ビット32より上位の ビット 位置は等しいので、i ≤3 1 であるi についてa i=biである。その結果、A-Bは数式33で表すこと ができ、ホット1が暗黙のうちに強制的にビット位置6 3に入れられる。

【数33】

ao a₁ ... a₃₁ O 1 ... 1 a₅₆ a₅₇ ,.. a₆₃

a o a 1 ... a 31 0 1 ... 1 b 56 b 57 ... b 63

【 0071】 サブケース1 ビット 位置55 について考える。ビット 位置55 は、 $\kappa_{56}=0$ と加算すべき1 を2 個有するので、 $\delta_{55}=0$ である。したがってこのサブケースでは、 $0 \le i \le 55$ であるi について δ_i はすべて1 ではない。

【 0072】 サブケース2 $\kappa_{56}=1$ であり、かつ3 3 10 \leq i \leq 55である各ビット 位置がその位置へのキャリーと加算すべき 1 を 2 個有するので、3 3 \leq i \leq 55であるすべてのi について $\delta_i=1$ かつ $\kappa_i=1$ である。ビット 位置3 2 では、 $\kappa_{33}=1$ に 2 個の0 が加算される。したがって、 $\delta_{32}=1$ かつ $\kappa_{32}=0$ である。 $0 \leq$ i \leq 31 である各ビット 位置について、1 とそのビット 位置へのキャリーに0 が加算される。 $\kappa_{32}=0$ であるので、 $0 \leq$ i \leq 31 であるすべてのi について $\delta_i=1$ であり、したがって0 \leq i \leq 55 であるすべてのi について $\delta_i=1$ である。

*【0073】64ビット・アドレス指定 64ビット・アドレス指定ではケース1は起こり得ない。したがって、このケースの64ビット・アドレス指定モードではBをAより上にマップする必要はない。証明終り。

【 0074】定理4 ケース2 ケース2 は、 $B \ge A$ が 共にアドレス空間の最高位2 56 バイト・ブロック内に あり、 $A(56:63) \ge B(56:63)$ であること を特徴とする。したがって、定理1 により $\kappa_{56}=1$ である。

【 0075 】 AR24 ビット・モード ビット40より 上位のビット 位置はB とA で等しいので、 $i \le 39$ であるi について $a_i = b_i$ である。その結果、A - B は数式 34 で表すことができ、ホット 1 が暗黙のうちに強制的 にビット 位置63 に入れられる。

【 数3 4 】

a o a 1 ... a 31 00... 0 1 1 ... 1 a 56 a 57 ... a 63

a o a 1 ... a 31 1 1 ... 1 0 0 ... 0 b 56 b 57 ... b 63

【 0076 】 $\kappa_{56}=1$ であり、かつ $0 \le i \le 55$ である各ビット位置がそのビット位置へのキャリーに加算すべき1 を1 個と0 を1 個有するので、 $0 \le i \le 55$ であるすべてのi について $\delta_i=0$ かつ $\kappa_i=1$ である。したがって、 $0 \le i \le 55$ であるすべてのi について $\delta_i \ne 1$ である。

※【 0077】 AR31ビット・モード ビット33より 上位のビット 位置はBとAで等しいので、 $i \le 32$ であるi について $a_i = b_i$ である。その結果、A - B は数式 35 で表すことができる。ホット1 が暗黙のうちに強制 的にビット 位置63 に入れられる。

※30 【数35】

ao a₁ ... a₃₁ O 1 ... 1 a₅₆ a₅₇ ... a₆₃

ao a1 ... a 31 10... 0 b 56 b 57 ... b 63

【 0078 】 κ 56 = 1 であり、かつ $0 \le i \le 55$ である各ビット 位置がそのビット 位置へのキャリーに加算すべき 1 を 1 個と 0 を 1 個有するので、 δ i = 0 かつ κ i = 1 である。したがって、 $0 \le i \le 55$ であるすべてのi について δ $i \ne 1$ である。

【 0079】64ビット・アドレス指定 64ビット・ 40 アドレス指定ではケース2は起こり得ない。したがって、これを扱う必要はない。

【 0080 】定理4 ケース3 ケース3は、BとAが アドレス空間の同じ256バイト・ブロック内にあり、★ $\star B(56:63) > E(56:63) > A(56:6)$

- 3) であることを特徴とする。すなわち、A(56:6
 - 3) <B(56:63) であるので、定理2 により κ 56 = 0 である。 256 バイト・ブロックは任意である。

【 0081】 AR24 ビット・モード ビット 40 より上位のビット 位置は等しいので、 $i \le 39$ であるi について $a_i = b_i$ である。その結果、A-B は数式 36 で表すことができる。ホット 1 が暗黙のうちに強制的にビット 位置 63 に入れられる。

【数36】

a o a : ... a 31 00...0 a 40 a 41 ... a 55 a 56 a 57 ... a 63

a 0 a 1 ... a 31 1 1 ... 1 a 40 a 41 ... a 55 b 56 b 57 ... b 63

【 $0\,0\,8\,2$ 】 $\kappa_{56}=0$ であり、かつ $0\,\leq i\,\leq 5\,5$ である き $1\,\epsilon 1\,$ 個と $0\,\epsilon 1\,$ 個有するので、各ビット 位置につい 各ビット 位置がそのビット 位置へのキャリーと加算すべ $50\,$ て $\delta_i=1\,$ かつ $\kappa_i=0\,$ である。したがって、 $0\,\leq i\,\leq 5\,$

5 であるすべてのi について $\delta_i = 1$ である。 【 0083】AR31ビット・モード ビット33より 上位のビット 位置が等しいので、i ≦32 であるi につ いてa:=b:である。その結果、A-Bは数式37で表* *すことができる。ホット1が暗黙のうちに強制的にビッ ト位置63に入れられる。

【 数37】

ao a₁ ... a₃₁. O a₃₃... a₅₅ a₅₆ a₅₇ ... a₆₃

a o a 1 ... a 31 1 a 33... a 55 b 56 b 57 ... b 63

【0084】κ₅₆=0であり、かつ0≦i≦55である 各ビット 位置がそのビット 位置へのキャリ 一に加算すべ 10 き1を1個と0を1個有するので、各ビット位置につい $T \delta_i = 1$ かつ $\kappa_i = 0$ である。したがって、 $0 \le i \le 5$ 5 であるすべてのi について $δ_i = 1$ である。

【0085】64ビット・アドレス指定 64ビット・ アドレス指定モードではA-Bは数式38で表すことが できる。ホット1が暗黙のうちに強制的にビット位置6 3に入れられる。

【数38】

O a 1 ... a 55 a 56 a 57 ... a 63

1 a₁ ... a₅₅ b₅₆ b₅₇ ... b₆₃

【0086】 κ 56 = 0 であり、かつ0 ≦i ≦5 5 である 各ビット 位置がそのビット 位置へのキャリーに加算すべ※

※き1を1個と0を1個有するので、各ビット位置につい T δ_i = 0 か σ κ_i = 0 である。したがって、0 ≤ i ≤ 55 であるすべてのi について $\delta_i = 0$ である。

【0087】ケース3について要約すると、0≦i≦5 5 であるすべてのi について δ i = 1 である。

【 0088】定理48ケース4及び5 この2つのケー スは、BとAがアドレス空間の同じ256バイト・ブロー ック内にあり、A(56:63) ≥B(56:63) で あることを特徴とする。したがって、定理により κ 56= 1である。256バイト・ブロックは任意である。

【0089】AR24ビット・モード ビット40より 20 上位のビット 位置は等しいので、i ≤3 9 であるi につ いてa:=b:である。その結果、A-Bは次式のように 表すことができる。 ホット 1 が暗黙のう ちに強制的にビ ット位置63に入れられる。

【 数3 9 】

Bo a 1 ... a 31 00... 0 a 40 a 41... a 55 a 56 a 57 ... a 63

ao a₁ ... a₃₁ 11... 1 a₄₀ a₄₁... a₅₅ b₅₆ b₅₇ ... b₆₃

【 0090 】 $\kappa_{56} = 1$ であり、かつ0 $\leq i$ ≤ 55 である き0を1個と1を1個有するので、各ビット位置につい $T \delta_i = 0$ かつ $\kappa_i = 1$ である。したがって、 $0 \le i \le 5$ 5 であるすべてのi について δ \neq 1 である。

【 0091】AR31ビット・モード ビット33より★

★上位のビット 位置は等しいので、i ≦32 であるi につ 各ビット 位置がそのビット 位置へのキャリ ーに加算すべ 30 いて $a_i = b_i$ である。その結果、A - B は数式 $4 \cdot 0$ で表 すことができる。ホット1が暗黙のうちに強制的にビッ ト位置63に入れられる。

【数40】

ao ai ...asi O ass...ass ass as7 ...ass

a o a 1 ... a 31 1 a 33... a 55 b 56 b 57 ... b 63

【 0092 】 κ 56 = 1 であり、かつ0 ≦i ≦5 5 である 各ビット 位置がそのビット 位置へのキャリーに加算すべ 40 き1を1個と0を1個有するので、各ビット位置につい $T(\delta) = 0$ かつ $\kappa_i = 1$ である。したがって、 $0 \le i \le 5$ 5 であるすべてのi について δ ; \neq 1 である。

【0093】64ビット・アドレス指定 64ビット・ アドレス指定モードではA-Bは数式41で表すことが できる。ホット1が暗黙のうちに強制的にビット位置6 3に入れられる。

【数41】

Oa1 ... a 55 a 56 a 57 ... a 63

1 a 1 ... a 55 b 56 b 57 ... b 63

【0094】 κ 56 = 1 であり、かつ0 ≤i ≤55 である . 各ビット 位置がそのビット 位置へのキャリ ーに加算すべ き1を1個と0を1個有するので、各ビット位置につい $T \delta_i = 0$ かつ $\kappa_i = 1$ である。したがって、 $0 \le i \le 5$ 5 であるすべてのi について $\delta_i \neq 1$ である。

【0095】ケース4と5について要約すると、0≦i \leq 55 であるすべてのi について δ i ≠1 である。

50 【0096】定理4 ケース6及び11 この2つのケ

ースでは、Aのある256バイト・ブロックのすぐ上の 256バイト・ブロックにBがある。さらに、A(5 6:63) がB(56:63) 未満である可能性があ り、その場合は定理2からκ56=0である(サブケース 1)。またA(56:63)がB(56:63)以上で ある可能性もあり、その場合は定理1 から κ 56 = 1 であ る(サブケース2)。3つのアドレス指定モードのそれ ぞれについて両方のサブケースを考慮しなければならな

*【0097】AR24ビット・モード Aがある256 バイト・ブロックのすぐ上の256バイト・ブロックに B があるので、40 ≤j ≤55 であって、a j =0 かつ b_j=1 であり、j p</sub>=1 かつb,=0 である位置」が存在する。さらに、i <j であるi についてai=biである。その結果、A-Bは 次式のように表すことができる。 ホット1 が暗黙のうち にビット 位置63 に強制される。

【数42】

ao ai ...a₃₁ 00...0 a₄₀ a₄₁...a_{J-1} 011...1 a₅₆ a₅₇ ...a₆₃

ao ai ...a 31 11...1 a 40 a 41...a J-1 011...1 b 56 b 57 ... b 63

【 0098】サブケース1 ビット位置55について考 える。この位置では、2 個の1 が0 である κ 56 に加算さ れる。その結果 δ 55 = 0 であり、したがって 0 \leq i \leq 5 5 であるすべてのi について δ 55 = 0 である。

【 0 0 9 9 】 サブケース2 $\kappa_{56} = 1$ であり、かつ(j +1) ≦i ≦55 である各ビット 位置がそのビット 位置 へのキャリーに加算すべき1を2個有するので、(j + 20 1) \leq i \leq 55 であるすべてのi について δ i =1 かつ $\kappa_i = 1$ である。ビット位置」では、2 個の0 が $\kappa_{i+1} =$ 1 に加算され、したがって、 $\delta_1 = 1$ かつ $\kappa_1 = 0$ であ る。0 と j -1 の間にあるすべてのビットで1 個の1 と 1 個の0 がそのビット 位置へのキャリーに加算される。 ※

ao a₁ ... a₃₁ O a₃₃ ... a_{J-1} O 1 1 ... 1 a₅₆ a₅₇ ... a₆₃

 $%\kappa_i = 0$ であるので、 $0 \le i \le (j - 1)$ であるすべて $0 \le i \le 5.5$ rob δ_i cont $\delta_i = 1$ rob δ_i

【 0100】AR31ビット・アドレス指定 Aがある 256 バイト・ブロックのすぐ上の256 バイト・ブロ ックにBがあるので、33 $\le j \le 55$ であって、 $a_j =$ 0 かつ $b_j = 1$ であり、j である<math>p について a p=1 かつb p=0 となるj が存在する。さらに、i < j であるi についてai=biである。その結果、A-B は数式43で表すことができる。ホット1が暗黙のうち に強制的にビット位置63に入れられる。

【数43】

 $a_0 \ a_1 \dots a_{31} \ 1 \ a_{33} \dots a_{J-1} \ 0 \ 1 \ 1 \dots 1 \ b_{56} \ b_{57} \dots b_{63}$

【 0101】 サブケース1 ビット 位置55 について考 30★j=0 であるので、0 ≦i ≦(j -1) であるすべての える。2 個の1 が κ 56 = 0 に加算される。その結果、δ 55=0 であり、したがって0 ≦i ≦5 5 であるすべての i について $\delta_i \neq 1$ である。

【 0102】サブケース2 κ56=1 であり、かつ(j +1) ≤i ≤55 である各ビット 位置がそのビット 位置 へのキャリーに加算すべき1を2個有するので、(j+ 1) \leq i \leq 55 であるすべてのi について δ i =1 かつ $\kappa_i = 1$ である。ビット位置j では、2 個の0 が $\kappa_{i+1} =$ 1 に加算され、したがって $\delta_i = 1$ かつ $\kappa_i = 0$ である。 Oとj -1 の間にある各ビット位置では、1 個のOと1 40 個の1 がそのビット 位置へのキャリーに加算される。 κ ★

i κ i $\kappa_i = 1$ $\kappa_i = 0$ $\kappa_i = 0$ $\kappa_i = 0$ \leq i \leq 5 5 であるi について δ i =1 である。

【 0103】64ビット・アドレス指定 Aがある25 6 バイト・ブロックのすぐ上の256 バイト・ブロック にBがあるので、 $0 \le j \le 55$ であって、 $a_j = 0$ かつ $b_j = 1$ であり、 $j \le p \le 55$ であるp について $a_p = 1$ かつb_p=0となるjが存在する。さらに、i <jであ るi についてa;=b;である。その結果、A-Bは数式 44で表すことができる。ホット1が暗黙のうちに強制 的にビット 位置63 に入れられる。

【数44】

O a1 ... a J-1 O 1 1 ... 1 a 56 a 57 ... a 63

 $1 \ a_1 \dots a_{J-1} \ 0 \ 1 \ 1 \dots 1 \ b_{56} \ b_{57} \dots b_{63}$

【 0104】サブケース1 ビット位置55について考 える。この位置では、2 個の1 が κ 56 = 0 に加算され る。その結果、 δ 55 = 0 であり、したがって0 ≦i ≤5 5 であるすべてのi について δ;≠1 である。

【 $0\,1\,0\,5$ 】 サブケース2 $\kappa_{56}=1$ であり、かつ(j 50 1 に加算され、したがって、 $\delta_{j}=1$ かつ $\kappa_{j}=0$ であ

+1) ≤i ≤55 である各ビット 位置がそのビット 位置 へのキャリーと加算すべき1 を2 個有するので、(j + 1) \leq i \leq 55 であるすべてのi について δ i =1 かつ $\kappa_i = 1$ である。ビット位置」では、2 個の0 が $\kappa_{j+1} =$

る。0 と j −1 の間にある各ビット 位置では、1 個の1 と 1 個の0 がそのビット 位置へのキャリ ーに加算され る。 $\kappa_j = 1$ であるので、 $0 \le i \le j - 1$ であるすべて O(1) is O(1) O(1 $0 \le i \le 55$ rbs δ_i cont $\delta_i = 1$ rbs.

【 0106】ケース6及び11について要約すると、 κ 56 = 0 の場合、0 ≦i ≦5 5 であるすべてのi について $\delta_i \neq 1$ である。 $\kappa_{56} = 1$ の場合は、 $0 \leq i \leq 5.5$ であ るすべてのi について δ i = 1 である。

【 0107】定理4 ケース7 このケースでは、Bが 10 ある256バイト・ブロックのすぐ上の256バイト・ ブロックにAがある。A(56:63)はB(56:6 3) 未満である可能性があり、その場合は定理2 から κ 56 = 0 である(サブケース1)。またA(56:63) *

*がB(56:63)以上である可能性もあり、その場合 は定理1 から κ 56 = 1 である(サブケース2)。各アド レス指定モードについて両方のサブケースを同時に考慮 することができる。

【0108】AR24ビット・モード Bがある256 バイト・ブロックのすぐ上の256バイト・ブロックに Aがあるので、 $40 \le j \le 55$ であって、 $a_j = 1$ かつ b_j=0 であり、j p</sub>=0 かつb_p=1となるj が存在する。さらに、i <j であ るi についてa:=b:である。その結果、A-Bは数式 45で表すことができる。ホット1が暗黙のうちに強制 的にビット 位置63 に入れられる。

【数45】

ao a1 ...a31 00...0 a40 a41 ...a3-1 100...0 a56 a57 ...a69

ao a1 ... a 31 1 1 ... 1 a 40 a 41 ... a 1-1 100 ... 0 b 56 b 57 ... b 63

【 0109】ビット位置」について考える。この位置で は、2個の1がそのビット位置へのキャリーに加算され 20 る。その結果、 $\kappa_{j+1}=0$ であろうと $\kappa_{j+1}=1$ であろう と、κ;=1 である。ビット位置; -1 では、1 個の1 と 1 個のゼロが κ_i に加算される。したがって、 $\kappa_i = 1$ であるので δ_{i-1} = 0 であり、したがって0 ≤i ≤5 5 であるすべてのi について $\delta_i \neq 1$ である。

【 0110】31ビット・アドレス指定のアクセス・レ ジスタ Bがある256 バイト・ブロックのすぐ上の2 ※

%56 バイト・ブロックにA があるので、33 ≤j ≤55 であって、 $a_i = 1$ かつ $b_j = 0$ であり、j であるp についてa p=0 かつb p=1 となる位置j が存在 する。さらに、i <j であるi についてa;=b;であ る。その結果、A-Bは数式46で表すことができる。 ホット1 が暗黙のうちに強制的にビット位置63に入れ られる。

【数46】

ao a1 ... a31 O a33 ... a,-1 100... O a56 a57 ... a63

【 0111】ビット位置」について考える。この位置で は、2 個の1 がそのビット 位置へのキャリーと加算され る。その結果、 $\kappa_{j+1}=0$ であろうと $\kappa_{j+1}=1$ であろう と、 $\kappa_i = 1$ である。ビット位置i - 1 では、i = 1 である。 と1個の0が κ_i に加算される。したがって、 $\kappa_i=1$ で ある $\delta_{j-1}=0$ であり、したがって $0 \le i \le 5.5$ である すべてのi について $\delta_i \neq 1$ である。

【 0112】64ビット・アドレス指定 Bのある25★

★6 バイト・ブロックのすぐ上の256 バイト・ブロック (cA)があるので、 $1 \le j \le 55$ であって、 $a_j = 1$ かつ b;=0 であり、j <p ≤5 5 であるp についてa。=0 かつb p=1となる位置j が存在する。さらに、i <j であるi についてa:=b:である。その結果、A-Bは 数式47で表すことができる。ホット1が暗黙のうちに 強制的にビット位置63に入れられる。

【数47】

O a 1 ... a J-1 100... O a 56 a 57 ... a 63

1 a₁ ...a_{j-1} 100...0 b₅₆ b₅₇ ...b₆₃

【 0113】ビット位置」について考える。この位置で は、2個の1がそのビット位置へのキャリーと加算され る。その結果、 $\kappa_{j+1}=0$ であろうと $\kappa_{j+1}=1$ であろう と、 $\kappa_i = 1$ である。ビット位置i = 1 では、i = 1 個のi = 1と 1 個の0 が κ_j に加算される。したがって、 $\kappa_j = 1$ で あるので $\delta_{j-1}=0$ であり、したがって $0 \le i \le 5.5$ で あるすべてのi について $\delta_i \neq 1$ である。

【 0114】ケース7について要約すると、0 ≦i ≦5 5 であるすべてのi について $\delta_i \neq 1$ である。

【0115】定理4 ケース8、9、10、12 これ らのケースでは、AとBのある256バイト・ブロック が少なくとも1個のバイト・ブロックで分離されてい る。これらのケースでは、すべてのアドレス・モードを 50 同じに扱うことができる。これらのケースでは、ビット

位置 $1 \ge 5 5$ の間に、i < j であるすべてのi について $a_j \ne b_j$ かつ $a_i = b_i$ であるビット位置j が少なくとも 1 つ存在する。

【 0116 】まず a_j =バー b_j =1 のときのビット 位置j について考える。この条件のときは、 κ_{j+1} =0 であろうと κ_{j+1} =1 であろうと、 κ_{j} =1 である。位置j − 1 では、1 個の1 と1 個の0 が κ_{j} に加算されて δ_{j-1} = 0 となり、したがって0 \leq i \leq 5 5 であるすべてのi について $\delta_i \neq$ 1 である。

【 0117 】 次に、 a_j = i = 0 かつ κ_{j+1} = 0 という 条件について考える。 a_j 、 b_j i 一及び κ_{j+1} の加算の結果は δ_j = 0 であり、したがって $0 \le i \le 55$ であるすべてのi について $\delta_i \ne 1$ である。

【 0118 】 最後に、 $a_j = \text{バーb}_j = 0$ かつ $\kappa_{j+1} = 1$ の場合について考える。この場合は $\delta_1 = 1$ かつ $\kappa_1 = 0$ である。i <j であるi についてバーb;=バーa;であ り、かつ $\kappa_i = 0$ なので、 $0 \le i < j$ であるすべてのiについて $δ_1 = 1$ かつである $κ_1 = 0$ である。しかし κ $_{j+1}=1$ の場合は、 $_{j}+1$ の両方の加数が $_{1}$ であり、 $_{\kappa}$ j+2=0 である(サブケース1)か、または一方の加数 が1、他方が0 であり、 $\kappa_{j+2}=1$ である(サブケース 2) であるか、または両方の加数が1 であり、 κ_{j+2} = 1 である(サブケース3)。サブケース1と2 では、δ j+1=0 であり、したがって0 ≦i ≦55 であるすべて のi について $\delta_i \neq 1$ である。しかし、サブケース3 で は、 $\kappa_{j+2}=1$ であるので $\delta_{j+1}=1$ である。ビット 位置 j +2 でも同じ3 つのサブケースが生じる。したがっ て、 $\delta_{j+2}=1$ の場合、j+2 の両方の加数が1 で κ_{j+3} たがって0 \leq i \leq 55であるすべてのi について δ i≠ 1 である。(j +1) ≦p ≦55 であるp について同様 の議論がビット 毎に繰り 返され、したがって(i+1) $\leq p \leq 5.5$ であるすべてのp について $\delta_p = 1$ であり、 したがってa。=バーb。=1である。したがって、a。 =1 かつb p=0 であり、その結果、0 ≦i ≦5 5 であ るすべてのi について $\delta_i = 1$ ならばA が存在する25 6 バイト・ブロックのすぐ上の256 バイト・ブロック にBが存在しなければならなくなる。しかし、これはB と A が 1 つ以上の 2 5 6 バイト・ブロック で分離されて いるというこのケースに対する仮定と矛盾する。その結 40 果、 $0 \le i \le 5.5$ であるすべてのi について。 $\delta_i \ne 1$

【 0119】ケース8、9、10、12 について要約すると、 $0 \le i \le 55$ であるすべてのi について $\delta_i \ne 1$ である。

【 0120 】 12 のケースのそれぞれの考察からわかるように、記憶オペランド 1 及び2 がMV C 型のオーバーラップを含まない場合、 $\kappa_{56}=1$ のときの非オーバーラップ・ケース1、6、1 1 及び非オーバーラップ・ケース3 を除き、 $0 \le i \le 5$ 5 であるすべてのi について δ 50

i ≠1 である。証明終り。

【 0121】定理5 $0 \le i \le 55$ であるすべてのi について減算SAR2-SAR1 の結果である δ_i が論理 1 であるなら、加算(SAR2-SAR1)+L の間に生成されるビット位置56 からビット位置55 へのキャリーは、記憶オペランドがMV C 型オーバーラップを含む場合、1 である。

【0122】証明

i f の証明

加算の累加性から、SAR2(55:63) -SAR1 (55:63) +L(55:63) は、Δ(55:63) +L(55:63) またはE(55:63) -B (55:63) のどちらかによって生成できる。その結果、数式48が成立する。

【数48】

$$S_{55} = S_{55}^{\dagger}$$

【 0 1 2 3 】しかし、数式4 9 が成立し、L 55 = 0 なので数式5 0 が成立する。

【数49】

$$S_{55} = \delta_{55} \forall L_{55} \forall c_{56}$$

【数50】

$$S_{55} = \delta_{55} \forall c_{56}$$

【 0124】数式51が成立するので、数式52が成立する。

【数51】

$$\delta_{55} = a_{55} \forall \overline{b_{55}} \forall \kappa_{56}$$

【数52】

$$S_{55} = a_{55} \forall \overline{b_{55}} \forall \kappa_{56} \forall c_{56}$$

【 0125】同様に、数式53が成立するが、数式54 が成立するので、数式55が成立する。

【数53】

$$S_{55}^{\dagger} = \varepsilon_{55} \forall \overline{b_{55}} \forall \lambda_{56}$$

【数54】

$$\varepsilon_{55} = a_{55} \forall L_{55} \forall \gamma_{56} = a_{55} \forall \gamma_{56}$$

【数55】

 $S_{55}^{\dagger} = a_{55} \forall \gamma_{56} \forall \overline{b_{55}} \forall \lambda_{56} = a_{55} \forall \overline{b_{55}} \forall \gamma_{56} \forall \lambda_{56}$

【 0126】数式57が成立するので、数式57と58 が成立する。

【数56】

$$S_{55} = S_{55}^{\dagger}$$

【数57】

$$a_{55} \forall \overline{b_{55}} \forall \kappa_{56} \forall c_{56} = a_{55} \forall \overline{b_{55}} \forall \gamma_{56} \forall \lambda_{56}$$

【数58】

$$\kappa_{56} \forall c_{56} = \gamma_{56} \forall \lambda_{56}$$

30

【 0127】ここで5つのMVC型オーバーラップ・ケースのそれぞれについて考察しなければならない。 【 0128】定理5 オーバーラップ・ケース1及び5ケース1及び5では、 $E(56:63) \ge B(56:63)$ である。定理1により $\lambda_{56}=1$ である。さらに、A(56:63) > B(56:63)なので、定理1により $\kappa_{56}=1$ である。最後に、A(56:63) + L(56:63)はアドレス空間の次の順次256バイト・ブロックに入るので、キャリー γ_{56} も1である。これを数式59に代入すると、数式60が得られる。

【数59】

$$\kappa_{56} \forall c_{56} = \gamma_{56} \forall \lambda_{56}$$

【数60】

$$1 \forall c_{56} = 1 \forall 1$$

$$\frac{-}{c_{56}} = 0$$

$c_{56} = 1$

【 0129】 定理5 オーバーラップ・ケース2及び4ケース2及び4では、A(56:63) <B(56:63) かつE(56:63) <B(56:63) である。定理2により κ 56=0かつ λ 56=0である。ケース1の場合と同様にA(56:63) +L(56:63) は256バイトの境界を横切るので、 γ 56=1である。これらの恒等式から、数式61が成立する。

【数61】

$$0 \forall c_{56} = 1 \forall 0$$

$c_{56} = 1$

【 0130】定理5 オーバーラップ・ケース3 ケース3では、A(56:63) < B(56:63) かつE $(56:63) \ge B(56:63)$ である。定理2 及び1 から $\kappa_{56} = 0$ かつ $\lambda_{56} = 1$ である。A(56:63) + L(56:63) は2 56 バイトの境界を横切らないので、 $\gamma_{56} = 0$ である。これらの恒等式から、数式6 2 が成立する。

【数62】

$$0\forall c_{56} = 0\forall 1$$

c 56= 1

【 0131 】 only if の証明 only if を 証明するには、 $0 \le i \le 55$ であるすべてのi について $\delta_i = 1$ であり、かつオペランドがMV C型オーバーラップを含まないとき、 c_{56} が0 であることを示さなければならない。定理4 から、考察しなければならないケースは、非オーバーラップ・ケース3 と $\kappa_{56} = 1$ のときのケース1、6、11 である。

40

$$0\forall c_{56} = 0\forall 0$$

$$c_{56} = 0$$

【 0133】定理5 非オーバーラップ・ケース1 及び 6 これらのケースでは、 $\kappa_{56}=1$ の場合、 $0 \le i \le 5$ 5 である。すべてのi について $\delta_i=1$ である。したがって、 $\kappa_{56}=1$ である場合だけを考えればよい。さらに、E(56:63) <B(56:63) であるので、定理2 から $\lambda_{56}=0$ である。最後に、A(56:63) +L(56:63) は2 5 6 バイト の境界を横切るので、 $\gamma_{56}=1$ である。これらのキャリーを上記で導いたキャリー関係式に代入すると、数式6 4 が得られる。

【数64】

$$1\forall c_{56} = 1\forall 0$$

$c_{56} = 1$

$c_{56} = 0$

【数65】

$$1\forall c_{56} = 0 \forall 1$$

$c_{56} = 1$

$c_{56} = 0$

【 0 1 3 5 】 定理6 SAR 2 がアドレス空間の高位2 5 6 バイト・ブロックにあり、SAR 1 が低位2 5 6 バ イト・ブロックにあるとき、SAR 1 がSAR 2 より上 にマップされ、演算(SAR 2 - SAR 1) + Lの結 50 果、ビット 位置5 6 からビット 位置5 5 へのキャリーが 生じ、0 ≦i ≦55であるすべてのビット位置i で結果がすべて0となるならば、記憶オペランド1及び2はM VC型オーバーラップを有する。

【 0136 】証明

i f の証明

定理3 により、2 つのオペランドがMV C型オーバーラップを含み、SAR1 が最低位2 56 バイト・ブロックにあり SAR2 が最高位2 56 バイト・ブロックにある場合にSAR1 がSAR2 のすぐ次の2 56 バイト・ブロックにある場合にSAR1 がSAR2 のすぐ次の2 56 バイト・ブロックにマップされるならば、SAR2 -SAR1 は0 \leq i \leq 5 5 である各ビット位置i ですべて1 を生成する。LはOL(0:7)とその左に連結された5 6 個の0 からなり、定理5 からc $_{56}$ =1 なので、0 \leq i \leq 5 5 である各ビットi はそのビットへの1 のキャリーに加算された1 個の1と0 からなる。その結果は0 であり 左隣りのビットへのキャリーが生成され、したがって0 \leq i \leq 5 5 であるすべてのi について結果は0 となる。

【 0137 】 only if の証明 記憶オペランド1 及び2 がMV C型オーバーラップを有しないと仮定する。さらに、 $0 \le i \le 5$ 5 であるすべてのi についてS i=0 であり、かつc 56=1 であると仮定する。しかし、 $0 \le i \le 5$ 5 であるすべてのi についてS i=0 であるなら、c 56=1 のとき、 $0 \le i \le 5$ 5 であるすべてのi についてS i=1 である。しかし、記憶オペランドがMV C型オーバーラップを有するならば、定理5 から $0 \le i \le 5$ 5 であるすべてのi について $\delta_i = 1$ であり、c 56=1 である。したがって、記憶オペランドがMV C型オーバーラップを有しないという仮定は誤っている。証明終り。

【 0138】定理6は、MVC型オーバーラップの検出 30 に使用される条件を提供する。要約すると、MVC型オーバーラップでの検出は次のようにして行う。まず、S AR2が仮想アドレス空間の最高位256バイト・ブロックにある(SAR1H)とき、SAR1が最低位256バイト・ブロックにある(SAR1LO)ことを検出しなければならない。このケースが生じる(REMAP1)場合、SAR1を最高位256バイト・ブロックのすぐ上の256バイト・ブロックにマップしなければならない。そうでない場合は、SAR1は再マップされない。このSAR1のマッピングでは、SAR1をSA*40

 $(SAR2 - SAR1) + L = (B_2 + D_2 - B_1 - D_1) + L$

【 0142】この議論では、SAR2とSAR1のどちらの計算も折り返さないものと仮定する。言い換えれば、24ビット・アドレス指定ではビット40から39へのキャリーが生じず、31ビット・アドレス指定ではビット33から32へのキャリーが生じず、64ビット・アドレス指定では先に論じたように折返しが発生し得ない。この折返しがないとの仮定により、当面の議論で

*R 2 から減算する。その結果に、5 6 個の0 とオペランド 長の連結であるL を加算する。この加算の結果が0 ≦ i ≦5 5 であるすべてのi についてすべて0 を含み、ビット 5 6 から5 5 へのキャリーが1 であるならば、オペランドはMV C型オーバーラップを含む。次に、これらの条件をさらに展開して、MV C型オーバーラップのハードウェア予測に適した形にすることを追求する。

【 0139】MVCオーバーラップを示す可能性のある ESA/390命令のアドレス計算は、基底に12ビッ トの変位を加算することからなる。24ビットのアドレ ス指定を用いるアクセス・レジスタ・モードでは、この 加算は、24ビットの基底に8個のゼロを連結したもの と連結したアクセス・レジスタに12ビットの変位を加 算することからなる。31ビット・アドレス指定を用い るアクセス・レジスタ・モードでは、この加算は、31 ビットの基底に1個のゼロを連結したものと連結したア クセス・レジスタに12ビットの変位を加算することか らなる。64ビット・モードでは、その計算は、63ビ ットの基底に連結した1個の0に12ビットの変位を加 算することからなる。以下では、12ビットの変位DP (0:11) の左に52個の0を連結した64ビット数 をD2とD1で表すことにする。この形の記憶オペランド 2 に対する変位をD2で表し、記憶オペランド1 に対す る変位をD1で表す。D2及びD1の下位12ビットをそ れぞれd 2i 及びd 1i で表す。ただし、5 2 ≦i ≦6 3 で ある。さらに、オペランド 1 及び2 の基底をそれぞれB 1及びB2で表し、個々のビットをb1i及びb2iで表す。 ただし、0 ≦i ≦63 である。この形で表した基底は、 上記のアクセス・レジスタ・モードの実際の基底とアク セス・レジスタの連結を含むことを理解されたい。前に SAR1を表すのに使用したBがここではアドレス計算 の基底を表すことに留意されたい。

【 0140】この表記法を使うと、SAR2とSAR1 は数式66のように計算される。

【数66】 $SAR2 = B_2 + D_2$

 $SAR1 = B_1 + D_1$

【 0141】 そう すると、(SAR2-SAR1) +L は数式67のようになる。

【 数6 7 】

これらのビット位置へのキャリーを抑制するという複雑さを回避することができる。この複雑さについては後で考察する。

【 0143】2の補数の算術を使用すると、(SAR2-SAR1)+Lの計算を数式68で表すことができる。

【数68】

 $(SAR2-SAR1) + L = (B_2+D_2+B_1+D_1+1+1) + L$

【 0 1 4 4 】上式でバーB 1 及びバーD 1 はそれぞれB 1 *9 のような2 -1 加算に還元できる。 及びD 1 の補数を示す。括弧内の結果の計算は、数式6 * 【 数6 9 】

b 20 b 21 ... b 251 b 252 b 253 b 254 b 255 b 256 ... b 262 b 263

0 0 ... 0 d₂₅₂ d₂₅₃ d₂₅₄ d₂₅₅ d₂₅₆ ... d₂₆₂ d₂₆₃

b 10 b 11 ... b 151 b 152 b 153 b 154 b 155 b 156 ... b 162 b 163

e o e 1 ... e 51 e 52 e 53 e 54 e 55 e 56 ... e 62 e 63

f₁ f₂...f₅₂ f₅₃ f₅₄ f₅₅ f₅₆ f₅₇...f₆₃ 1

1 1 ... 1 d 152 d 153 d 154 d 155 d 156... d 162 d 163

80 81 ... 851 852 853 854 855 856 ... 862 863

問別でットゥ:を有するGと Hが左に1

 $h_1 h_2 \dots h_{52} h_{53} h_{54}$

【 0145 】 個別ビット g ; を有するG と、H が左に1 ビット ずつシフト され、シフト による空所が「ホット 1 」 で埋められた、個別ビット h ; を有するH の2-1 加算の結果、 $B_2+D_2-B_1-D_2$ となる。

【 0146】この時点で、これまで使用してきた表記法を修正して、SAR2-SAR1を求める際の上記の考察を含める必要がある。GとシフトされたHの2-1加算から、SAR2-SAR1が得られるが、これを前に個別ビット δ を有する Δ で表したので、GとシフトされたHの2-1加算の結果をこの表記法で表すことにする。したがって、数式70が成立する。

【数70】

80 ... 855 856 ... 862 863 h₁ ... h₅₆ h₅₇ ... h₆₃ 1

 $\delta_0 \dots \delta_{55} \quad \delta_{56} \dots \delta_{62} \quad \delta_{63}$

【 0147 】 同様に、 κ は、 $\cos 2-1$ 加算ではビット i から i $\sin -1$ へのキャリーという 意味になる。さらに、以前の表記法との整合性を保つため、 ΔEL の2 $\sin -1$ 加算の結果を $\sin -1$ で表し、その個別ビットを $\sin -1$ で表すことにする。したがって、数式 $\sin -1$ が成立する。

【数71】

δο ...δ 55 δ 56 ...δ 62 δ 63 Lo ...L 55 L 56 ...L 62 L 63

So ... S 55 S 56 ... S 62 S 63

【 0148】この2 -1 加算でのビット 位置i からi -1 へのキャリーをc;で表すことにする。

【 0149】SAR2-SAR1+Lの結果Sは、Gと 50 75を求める基礎となる

シフトされたHとLのCSA3 -2 加算として計算することもでき、個別ビット σ :を有する和と個別ビット ω : を有するキャリーを生成する。個別ビット ω :は、加算の前に左へ1 ビット位置シフトされた ω と加算される。この2 -1 加算の結果はSAR2 -SAR1 +Lを生じるが、これを個別ビット Σ :を有する Σ で表して、2 のの2 -1 加算器を使った計算と区別する。したがって、数式72のようになる。

【数72】

h 55 h 56 h 57 ... h 63 1

80 ... 855 856 ... 862 863 h1 ... h56 h57 ... h63 1 L0 ... L55 L56 ... L62 L63

 $\sigma_0 \dots \sigma_{55} \quad \sigma_{56} \dots \sigma_{62} \quad \sigma_{63}$ $\omega_1 \dots \omega_{56} \quad \omega_{57} \dots \omega_{63} \quad 0$

 $\Sigma_0 \ldots \Sigma_{55} \quad \Sigma_{56} \ldots \Sigma_{62} \quad \Sigma_{63}$

【 0150 】 δ_i とシフトされた ω_i の2 -1 加算におけるi からi -1 へのキャリーを ϕ_i で表すことにする。 【 0151 】 定理6 から、 $c_{56}=1$ かつ0 $\leq i_{55}=0$ あるすべてのi について $S_i=0$ である場合に、MV C型オーバーラップが存在する。 $0 \leq i_{55}=0$ であるすべてのi について $S_i=0$ であるとの予測を $S_{50}=0$ で表し、MV C型オーバーラップを0 MV Cで表すと、数式73 のようになる。

【数73】0 MVC=C 56S=0

【 0152 】 0 mcが1 であるためには、c 56が1 でなければならず、したがってc 56=1 の場合についてのみS=0を決定すればよい。c 56=1 のときのS=0を決定することを数式7 4 で表すことにする。次の定理が、数式7.5 を求める基礎となる

4.

【数74】

Sio

【 数75】

Sto

【 0153】定理7 $c_{56}=1$ である場合、 $\kappa_{56}=1$ のときは $\phi_{56}=\omega_{56}=1$ 、 $\kappa_{56}=0$ のときは $\phi_{56}=1$ かつ $\omega_{56}=0$ または $\phi_{56}=0$ かつ $\omega_{56}=1$ である。

【 0154】証明 結合法則により、3つの数の加算は 加算の順序にかかわらず同じ結果を生じるので、数式7 6が成立する。

【数76】 $S_{55} = \Sigma_{55}$

【 0155】しかし、数式77と78が成立し、したがって数式79が成立する。

【 数77】

$$S_{55} = c_{56} \forall \delta_{55} \forall L_{55} = c_{56} \forall \delta_{55} \forall 0 = c_{56} \forall \delta_{55}$$

【数78】

$$\Sigma_{55} = \omega_{56} \forall \sigma_{55} \forall \phi_{56}$$

【数79】

$$c_{56} \forall \delta_{55} = \omega_{56} \forall \sigma_{55} \forall \phi_{56}$$

【 0156 】数式80と81から数式82が得られる。 【 数80】

$$\delta_{55} = g_{55} \forall h_{56} \forall \kappa_{56}$$

【数81】

$$\sigma_{55} = g_{55} \forall h_{56} \forall L_{55} = g_{55} \forall h_{56} \forall 0 = g_{55} \forall h_{56}$$

【数82】

$$c_{56} \forall g_{55} \forall h_{56} \forall \kappa_{56} = \omega_{56} \forall g_{55} \forall h_{56} \forall \phi_{56}$$

$$c_{56}\forall \kappa_{56} = \omega_{56}\forall \phi_{56}$$

【 0157】c 56=1 である場合、数式83が成立する。

【数83】

$$\overline{\kappa_{56}} = \omega_{56} \forall \phi_{56}$$

【 0158】 κ 56 = 0 である場合、数式84 が成立する。

【数84】

$$1 = \omega_{56} \forall \phi_{56}$$

【 0159 】この恒等式が満たされるのは、 $\omega_{56}=1$ か つ $\phi_{56}=0$ または $\omega_{56}=0$ かつ $\phi_{56}=1$ の場合である。したがって、 $\kappa_{56}=0$ のとき、 $\omega_{56}=1$ かつ $\phi_{56}=0$ または $\omega_{56}=0$ かつ $\phi_{56}=1$ である。

【 0 1 6 0 】 κ 56 = 1 である場合、数式8 5 が成立する。

【数85】

 $0 = \omega_{56} \forall \phi_{56}$

【 $0\,1\,6\,1$ 】 ω_{56} と ϕ_{56} がこの式を満足するには、 ω_{56} = ϕ_{56} = 1 または ω_{56} = ϕ_{56} = 1 である。後は、 ω_{56} = ϕ_{56} = 1 であることを示せばよい。 κ_{56} の式は数式8 6 で現せる。

【数86】 $\kappa_{56} = g_{56}h_{57} + g_{56}\kappa_{57} + h_{57}\kappa_{57}$ 【0162】まず、 $\kappa_{57} = 0$ であると 仮定する。この場合、数式87が成立し、したがって $\kappa_{56} = 1$ である場合、 $g_{56} = 1$ かつ $h_{57} = 1$ である。したがって、数式88が成立するので $\omega_{56} = 1$ である。

【数87】 K56=g 56h 57

【 数88】 ω₅₆=g ₅₆h ₅₇+L ₅₆h ₅₇+L ₅₆g ₅₆ 【 0163】キャリー関係式にω₅₆=1、c ₅₆=1、κ ₅₆=1を代入すると、数式89が得られる。

【数89】

20

$$1\forall 1 = 1 \forall \phi_{56}$$

$$0 = \overline{\phi_{55}}$$

 $\phi_{55} = 1$

【 $0\,1\,6\,4$ 】したがって、 $\kappa_{57}=0$ 、 $\kappa_{56}=1$ 、 $\kappa_{56}=1$ のとき、 $\omega_{56}=1$ かつ $\phi_{56}=1$ である。

【 0 1 6 5 】次に k 57 = 1 であると仮定すると、数式9 0 が成立する。

【数90】 $\kappa_{56} = g_{56} + h_{57}$

【 $0\,1\,6\,6$ 】したがって、 $\kappa_{\,56}=1$ である場合、 $g_{\,\,56}=1$ または $h_{\,57}=1$ である。さらに、数式 $9\,1$ が成立する。

30 【数91】c 56=δ56L 56+δ56c 57+L 56c 57 【0167】c 57=1であると仮定すると、数式92が成立し、c 56=1なのでδ56=1またはL 56=1である。まずL 56=1であると仮定すると、数式93が成立し、g 56=1またはh 57=1なので、数式94が得られる。

【数92】c $_{56} = \delta_{56} + L_{56}$

【数93】ω56=g 56+h 57

【数94】ω56=1

【 0168】キャリー関係式に代入すると、数式95 が得られる。

【数95】

50

$$1\forall 1 = 1 \forall \phi_{56}$$

$$0 = \overline{\phi_{56}}$$

$\phi_{56} = 1$

【 0169 】 今度は δ 56 = 1 であると 仮定すると、数式 96 が成立し、かつ κ 57 は1 であると 仮定したので、数 式 97 が成立する。

【数104】

47

【数96】

 $\delta_{56} = g_{56} \forall h_{57} \forall \kappa_{57}$

【数97】

 $\delta_{56} = \overline{g_{56} \forall h_{57}}$

$$1 = \overline{g_{56} \forall h_{57}}$$

【 0170】しかし、 $g_{56}=1$ または $h_{57}=1$ なので、 $g_{56}=1$ かつ $h_{57}=1$ となる。したがって、数式98が成立するので、 $\omega_{56}=1$ となる。キャリー関係式に代入すると数式99が得られる。

【数98】ω₅₆=g₅₆h₅₇+g₅₆L₅₆+h₅₇L₅₆ 【数99】

 $1\forall 1 = 1\forall \phi_{56}$

 $0 = \overline{\phi}_{56}$

$\phi_{56} = 1$

【 0171】したがって、κ57=1、c57=1、κ56= 1、c56=1の場合、ω56=1かつφ56=1である。 【 0172】最後にc57=0であると仮定すると、数式 100が成立し、したがってc56=1である場合、δ56 =1かつL56=1である。数式101が成立するので、 数式102が得られる。

【数100】c $56 = \delta 56L 56 + \delta 56C 57 + L 56C 57$ c $56 = \delta 56L 56$

[50×10^{-1}] $\omega_{56} = g_{56}h_{57} + g_{56}L_{56} + h_{57}L_{56}$

【数102】 ω 56=g 56+h 57

【 0173】しかし、仮定したように κ $s_7=1$ の場合は、g $s_6=1$ またはh $s_7=1$ であり、したがって ω $s_6=1$ となる。再度キャリー関係式に代入すると、数式10 3 が得られる。

【数103】

 $1\forall 1 = 1\forall \phi_{56}$

 $0 = \phi_{56}$

$\phi_{56} = 1$

【 0174】したがって、 κ 57=1、c57=0、 κ 56=1、c56=1 の場合、 ω 56=1 かつ ϕ 56=1 であり、したがってc56=1 かつ κ 56=1 である場合、 ω 56= ϕ 56=1 となる。証明終り。

【 0175 】 次に $\Sigma(0:55)$ の計算について考える。 Σ は σ と左に1 ビット 位置シフト された ω の2-1 加算によって算出される。これは数式104 で表される

~ . ~

σοσ1...σ54.σ55

ω 1 ω 2... ω 55 ω 56

 $\Sigma_0 \Sigma_1 \dots \Sigma_{54} \Sigma_{55}$

【 0176 】 $c_{56}=1$ のとき、 $0 \le i \le 55$ であるi についてすべての Σ_i が0 であることを決定しなければならない。この決定を行うには、定理7 を用いて Σ の計算の表現を修正する。定理7 から、 $c_{56}=1$ のときは、 $\kappa_{56}=1$ のとき ϕ_{56} と ω_{56} が共に1 でなければならず、 $\kappa_{56}=0$ のとき ϕ_{56} と ω_{56} のうち一方だけが1 となり得る。したがって、この加算は数式1 05 のよう $\kappa_{56}=1$ 加算として表すことができる。

【数105】

σοσ1...σ54 σ55

ω1ω2...ω55ω56.

0 0 ... 0 1

$$\Sigma_0 \Sigma_1 \dots \Sigma_{54} \Sigma_{55}$$

【 0177 】 加算をこの形で表すことの利点は、下記の諸定理から出てくる。提示を簡単にするため、 $0 \le i \le 55$ であるすべてのi について σ_i を P_{xi} で表し、 κ_{56} と連結された ω_i ($1 \le i \le 55$) を P_{yi} ($1 \le i \le 56$) で表すことになる。そうすると上記の式は数式106 のようになる。

【数106】

P x 0 P x 1 . . . P x 5 4 P x 5 5 P y 1 P y 2 . . . P y 5 5 P y 5 6

y1. y2.... y551 y5

0 0 ... 0 1

Σ_0 Σ_1 ... Σ_{54} Σ_{55}

【 0178】 定理8 $\Sigma_i = 0$ である場合、 $P_x \& P_y \& 1$ の加算によって生成される位置i でのキャリー ν i は、 $0 \le i \le 5$ 5 であるすべてのi について1 に等しい。

【 0179 】証明 定理8 は帰納法で証明できる。

40 【 0180】帰納の基底 ビット位置55 における和の 式は数式107のようになる。

【数107】

$$\Sigma_{55} = P_{x_{55}} \forall P_{y_{56}} \forall 1$$
$$= \overline{P_{x_{55}} \forall P_{y_{56}}}$$

【 0181 】 Σ₅₅=0 であると仮定すると数式108 が成立し、したがって数式109 が成立する。

【数108】

 $\overline{P_{xy}} \forall P_{yz} = 0$

50

【数109】

$$P_{xss} \forall P_{yss} = 1.$$

【 0182】ビット位置55で生成されるキャリーν55 は数式110で表される。

【数110】

 $\nu_{55} = P_{x55}P_{y56} + P_{x55}(1) + P_{y56}(1)$

【 0183】上式で+は論理ORを表す。この式は数式 111に還元される。

【数111】 $\nu_{55} = P_{x55} + P_{y56}$

【 0184】 ∑55=0 の場合、数式112 が成立し、か 10 【 数120】 つP x55とP y56のどちらか一方が1 であるが、両方が1 ではない場合は排他的ORは1となるので、数式113 が成立し、したがって数式114が成立する。

【数112】

$$P_{xss} \forall P_{vss} = 1$$
,

【数113】 $P_{x55}+P_{y56}=1$

【数114】 ν 5 5 = 1

【 0185】したがって、ビット55での加算の和Σ₅₅ が0 に等しい場合、ビット55からビット54へのキャ 20 リーは1であることが保証される。

【 0186 】 帰納のステップ $\Sigma_i = 0$ かつ $\nu_{i+1} = 1$ で あると仮定する。位置i での和Σ は数式115で表さ れるので、数式116または117が成立する。

【数115】

$$\Sigma_i = P_{x_i} \forall P_{y_{i+1}}, \forall y_{i+1},$$

【数116】

$$P_{x_i} \forall P_{y_{i-1}} \forall 1 = 0,$$

【数117】

$$\overline{P_{x_i} \forall P_{y_{i+1}}} = 0$$

$$P_{x_i} \forall P_{y_{i+1}} = 1.$$

【 0187】位置i でのキャリーは数式118で表され* $\nu_1 = P_{x1}P_{y1+1} + P_{x1}\nu_{1+1} + P_{y1+1}\nu_{1+1}$

$$= P_{x_1} P_{y_1+1} + P_{x_1} \nu_{i+1} (P_{y_1+1} + \overline{P_{y_1+1}}) P_{y_1+1} \nu_{i+1} (P_{x_1} + \overline{P_{x_1}})$$

$$= P_{xi} P_{yi+1} + P_{xi} \overline{P_{yi+1}} \nu_{i+1} + P_{yi+1} \overline{P_{xi}} \nu_{i+1}$$

$$= P_{xi} P_{y_{i+1}} + (P_{xi} \forall P_{y_{i+1}}) \nu_{i+1}$$

【 0194】 仮定により、数式126 が成立するので、 数式127が成立する。

【数126】

$$P_{x_i} \forall P_{y_{i+1}} = 1,$$

【数127】 $\nu_i = \nu_{i+1}$

【 0195】上式がすべてのi について成立しなければ ならず、かつキャリー・インが1なので、数式128が 成立する。

【数128】 $\nu_i = \nu_{i+1} = ... = 1$

【 $0\,1\,9\,6$ 】 $\Sigma_i=1$ とする。ただし Σ_i は数式 $1\,2\,9$ で 50 【 $0\,1\,9\,8$ 】したがって、 $\Sigma_i=1$ であると仮定すると

***る。**

【数118】

 $v_i = P_{xi} P_{yi+1} + P_{xi} v_{i+1} + P_{yi+1} v_{i+1}$

【0188】 νi+i=1 なので、数式119 が成立す

50

【数1 1 9 】 $\nu_i = P_{xi} P_{yi+1} + P_{xi} + P_{yi+1}$

 $=P_{xi}+P_{yi+1}$

【 0189】しかし、上記から数式120が成立し、し たがって数式121及び数式122が成立する。

$$P_{x_i} \forall P_{y_{i+1}} = 1$$
,

【数121】 $P_{xi} + P_{yi+1} = 1$

【数122】 vi=1

【 0190】上記のステップ1と2から、数学的帰納に より0 ≦i ≦55 であるi についてv;=1となる。証

【 0191】定理9 0 ≦i ≦55であるi について数 式123が成立するならば和Σは0である。

【数123】

$$P_{x_i} \forall P_{y_{i+1}} = 1$$

【 0 1 9 2 】証明

i f の証明 i

 $\Sigma=0$ ならば、任意のi について定理8 から $\nu_{i+1}=1$ であり、したがって $\Sigma_i = 0$ なので数式1 2 4 が成立す

【数124】

$$P_{x_i} \forall P_{y_{i+1}} = 1.$$

30 【0193】only ifの証明 νιで生成されるキャリーについて考える。このキャリ ーは数式125で表される。

【数125】

表される。 【数129】

$$\Sigma_i = P_{x_i} \forall P_{y_{i+1}} \forall v_{i+1}.$$

【 0197】ただし、数式130が成立し、したがって 数式131が成立する。

【数130】

$$P_{x_i} \forall P_{v_{i+1}} = 1$$

【数131】 $\nu_{i+1}=0$

矛盾が生じ、したがってこの仮定は誤っている。したがって Σ_i は0でなければならない。証明終0。

【 0199 】数式132が0となるための条件は、定理 8 と 9 から 導かれる。この条件とは、 $0 \le i \le 55$ であるすべてのi について数式133 が成立することである。 P_{xi} と P_{yi+1} に適当な値を代入すると数式134 が得られる。

【数132】

Si.

【数133】

$$P_{x_i} \forall P_{y_{i+1}} = 1$$

【数134】

$$S_{=\,0}^{\dagger} = (\sigma_0 \forall \omega_1) \, (\sigma_1 \forall \omega_2) \, ... \, (\sigma_{54} \forall \omega_{55}) \, (\sigma_{55} \forall \kappa_{56})$$

【 0200】数式135が決定されると、既に示したように、数式136から0 wcを求めることができる。 【 数135】

Si.

【数136】

$$O_{MVC}=c_{56}\,S^{\dagger}_{-0}$$

【0201】MVC型オーバーラップを予測するための制限のある装置が開発されたばかりである。この装置は、第1及び第2のオペランド・アドレスの計算中にラップが起こらないと仮定されているので、一般的ではない。さらに、第1オペランド・アドレスが有効アドレス空間の最低位256バイト・ブロックを指すとき、第2オペランド・アドレスが最高位256バイト・ブロックを指さないと仮定されている。したがって、第1オペラ 30ンド・アドレスを第2オペランド・アドレスより上に再マップする必要はなかった。一般の場合にMVC型オーバーラップを予測するには、こうした状況を考慮して、この以前の予測方式をオーバーラップが正しく予測できるように補正しなければならない。

【 0 2 0 2 】オーバーラップが正しく予測できるようにするために行わなければならない補正を表3に示す。この表に列挙した補正は3つのアドレス指定モードのすべてに適用される。表中でREMAP1は、SAR2がアドレス空間の最高位256バイト・ブロックにあり、S 40 AR1が最低位256バイト・ブロックにあるときに発生する。これが発生するときは、SAR2が存在する256バイト・ブロックのすぐ上の256バイト・ブロックにSAR1を再マップしなければならない。これは、アドレス空間を指定するビットの左MSBに隣接するビット位置を強制的に1にすることによって実施できる。このビット位置は、24ビット・アドレス指定の場合はビット39、31ビット・アドレス指定の場合は、前述の理由から再マップは不要である。SAR1及びSAR 50

2のアドレス計算中に折返しが発生したことを示すのに それぞれWR AP1 及びWR AP2を使用する。その際 に基底が変位に加算される。WR AP1 及びWR AP2 の条件は、基底が変位と加算されるとき、アドレス空間 を指定するビットのMS Bからキャリーが生じることを 検出することによって識別できる。したがって、24ビット 及び31ビットの場合に折返しが発生したことを判 定するために、それぞれビット40 及び33からのキャリーを検出しなければならない。64ビット・アドレス 指定での264ー1のアドレス空間及び64ビット・アドレスのMS Bは0でなければならないので、64ビット・アドレス指定モードでは折返しは生じ得ない。しかし 24ビットまたは31ビット・アドレス指定モードで折 返しが発生するときは、オーバーラップが正しく予測できるように、アドレス空間のMS Bから生じるキャリー

【 0 2 0 3 】上記の議論から、表3 に列挙した補正を適用しなければならないのは、2 4 ビット及び3 1 ビット・アドレス指定モードのときだけである。この2 つのモードで必要な補正の違いは、キャリーを抑制または強制すべきビット位置だけである。このため、以下の議論では2 4 ビット・アドレス指定の場合の補正の適用のみについて述べる。3 1 ビット・アドレス指定の場合の補足の場合の結果は、展開なしに提示されるであろう。前述のように、2 4 ビット・アドレス指定で強制または抑制しなければならないキャリーは、BとDの加算中に生成されるビット位置4 0 からビット位置3 9 へのキャリーである。このキャリーは、加算B +Dにその値を加算することによって強制できる。このキャリーの値は数式1 3 7 で与えられ、ビット位置3 9 に1 が生じる。

【数137】00...010...00

を抑制しなければならない。

【 0 2 0 4 】 同様に、キャリー値の2 の補数を加えることによってキャリーが抑制できる。上式のキャリーの値を使うと、2 の補数は数式1 3 8 のようになる。

【数138】

$$1 \ 1 \dots 1 \ 0 \ 1 \dots 1 \ 1$$
 $0 \ 0 \dots 0 \ 0 \dots 0 \ 1$

1 1 ... 1 1 0 ... 0 0

【 0205 】したがって、B+Dに(11...110...00)を加えることによって、キャリーが抑制できる。しかし、MV C 型オーバーラップを予測するには、数式 139 の算術演算から $0 \le i \le 55$ であるビット 位置についてすべて 0 を検出しなければならない。

【数139】B2+D2-(B1+D1)+L

【 0 2 0 6 】 第1 オペランドのアドレス計算によるキャリーを強制するには、キャリーの値をB₁+D₁に加算しなければならない。しかし、上式ではB₁+D₁が減算さ

れるので、第1 オペランド・アドレスの計算のためにキャリーを強制するには、キャリー値の2 の補数をMV C型オーバーラップでの計算に加算しなければならない。同様に、第1 オペランドのアドレス計算からのキャリーを抑制するには、上式にキャリー値を加算しなければならない。

【 0207】この議論から、表3のケース1ないし4で 適用すべき補正は明らかになるであろう。第1のケース では補正は不要である。これは、 $B_2 + D_2$ 及び $B_1 + D_1$ の結果に0を加算することによって実施できる。その正 10 味の効果は、B2+D2-(B1+D1) に0 を加算するこ とである。第1 オペランドの計算中に折返しが発生する 第2 のケースでは、B1+D1の間に発生するキャリーを 抑制しなければならない。したがって、このキャリーを 抑制するには、上記の理由から、B2+D2-(B1+ D1)にキャリーの値を加算しなければならない。ケー ス3 では第2 オペランドのアドレス計算中に折返しが発 生する。この場合、このアドレス計算によるキャリー は、B₂+D₂-(B₁+D₁) にキャリー値の2の補数を 加算することによって抑制される。最後に第4のケース では、両方のオペランドのアドレス計算による折返しを 抑制しなければならない。しかし、これらのキャリーを 抑制するために加算しなければならない値は加法逆数で あり、したがって正味の結果として、この補正のために 0 の値を加算しなければならない。以上の結果を表4 の 最初の4行にまとめてある。

【 0208】表3の残り4つのケースでは、アドレス空 間の最高位256バイト・ブロックのすぐ上にSAR1 を再マップする必要がある。前述のように、これは、S AR1を生成するためのアドレス計算の結果の適当なビ ット 位置に強制的に1個の1を入れることによって実施 される。これは、そのビット位置にキャリーを強制する のと同じことである。したがって、どちらかのオペラン ド・アドレスの計算中に折返しが起こらないのに再マッ プが必要なケース5 の場合は、キャリーの値をB1+D1 に加算しなければならず、したがって $B_2+D_2-(B_1$ +D1) にキャリー値の2 の補数を加算しなければなら ない。ケース6の場合は、第1オペランドの計算で折返 しが発生するのに、再マップが必要である。すなわち、 B₁+D₁がキャリーを発生し、それによってSAR1が 40 アドレス空間の最高位256バイト・ブロックのすぐ上 に自動的に再マップされる。B₂+D₂-(B₁+D₁)に 0 を加算することによって実施できる補正は必要でな い。24ビットの基底に12ビットの変位を加算して も、折返しは発生し得ず、24ビット・アドレス空間の 最高位256バイト・ブロックにあるアドレスが発生し

得ないので、ケース7及び8は発生し得ない。したがって、これらのケースの対応する項目は表4に含まれていない。31ビット・アドレス指定での同じ分析の結果を表5に示す。表4及び5からわかるように、すべてのアドレス指定モードのすべてのケースの考察から、独特な5つの補正が生じる。これら独特な補正を表6にまとめて示す。これら独特な補正と表4及び5の各ケースの間のマップを表7に示す。

【 0209 】 定理3 ないし6 に含まれる仮定と矛盾しない SAR2-SAR1 の値を生成するには、 $B_2+D_2-(B_1+D_1)$ の計算に表6 の補正を適用しなければならない。したがって、 $B_2+D_2-(B_1+D_1)$ にオペランド 記憶域長を加算する前に、補正値を適用しなければならない。これは、補正値を加算し、加算の結果がSAR2-SAR1 となる2 つのエンティティを得るために3 -2 CSA段がも51 つ必要なことを示唆する。これらの定理で要求されるように折返しが除去され、再マップが強制される。次にCSA の出力を上記のG 及びシフトされたHと同様に扱ってオーバーラップを検出することができる。

【 0210】しかし、次のようにしてさらに高い並列性を得ることができる。まず、3-2 加算器を使ってB $_2$ +バーB $_1$ +バーD $_1$ を和とキャリーに還元することができる。補正が行われない場合は、第2 の3 -2 CS Aによってこの和とキャリーをD $_2$ と加算し、前述のように使用されるG 及びシフトされたHを生成することができる。しかし、補正が必要な場合は、補正値をD $_2$ と連結することによって加算が実施できるので、D $_2$ と補正値の2 -1 加算が直ちに生成できる。たとえば、表6 の補正3 で、補正値とD $_2$ の2 -1 加算は数式1 4 0 のようになる。

【数140】

0 0 ... 0 0 0 ... d 252 d 253... d 263 1 1 ... 1 1 0 ... 0 0 ... 0

1 1 ... 1 1 0 ... d 252 d 253... d 263

【 0211】次にこの値をB2+バーB1+バーD1の3 -2 加算からの和及びキャリーに加算すると、補正されたGとHを生成することができ、これは制限つきのケースでのオーバーラップ検出の場合と同様に扱うことができる。したがって数式141が得られる。

【数141】

80 81 ... 851 852 853 854 855 856 ... 862 863 $h_1 h_2 ... h_{52} h_{53} h_{54} h_{55} h_{56} h_{57} ... h_{63} 1$

【 0212 】最高の並列性を引き出すには、2003-2 CSAのシーケンスによって $B_2-B_1-D_1+D_2$ の計算に表6に示したすべての潜在的補正を適用して、すべての潜在的G及VHを生成することができる。これらを 20 加算すると所望のSAR2-SAR1の値が得られる。これらはそれぞれ前に示したように使用され、そのケー

スが決定された後に適切な標識が使用のために選ばれる。ケースの決定は、表7に従ってアドレス指定モード、WRAP1、WRAP2、REMAP1の適切な復号により、これらの計算と平行して行われる。

【 表3 】

MVC型オペランドのオーバーラップを予測するために有効アドレス空間のMSV からのキャリーを強制または抑制するための要件

ケース	REMAP1	VRAP2	VRAP1	処置
ケース1	なし	なし	なし	補正処置なし
ケース2	なし	なし	あり	B ₁ +D ₁ に対するMSBからのキャリーを抑制する
ケース3	なし	あり	なし	B ₂ +D ₂ に対するMSBからのキャリーを抑制する
ケース4	なし	あり	あり	B ₂ +D ₂ に対するNSB及びB ₁ +D ₁ からのキャリーを 抑制する
ケース5	あり	なし	なし	B ₁ +D ₁ に対するMSBからのキャリーを強制する
ケース6	あり	なし	あり	Bi+Diに対するMSBからのキャリーを許容する
ケース?	あり	あり	なし	不能
ケース8	あり	あり	あり	不能

【 表4 】

24 ℃	ット・アドレス指定モードでのMVC型オーパーラップの検出用の補正
ケース	加 算
ケース1	000000000000000000000000000000000000000
ケース2	000000000000000000000000000000000000000
ケース3	111111111111111111111111111111111111111
ケース4	000000000000000000000000000000000000000
ケース5	111111111111111111111111111111111111111
ケース6	000000000000000000000000000000000000000

【 表5 】

31ビッ	ト・アドレス指定モードでのMVC型オーバーラップの検出用の補正
ケース	加 算
ケース1	000000000000000000000000000000000000000
ケース2	000000000000000000000000000000000000000
ケース3	111111111111111111111111111111111111111
ケース4	000000000000000000000000000000000000000
ケース5	171111111111111111111111111111111111110000
ケース6	000000000000000000000000000000000000000

MVC型オーパーラップの検出に必要な独特な補正				
特殊な ケース	加算			
COR1	000000000000000000000000000000000000000			
CORZ	000000000000000000000000000000000000000			
CORS	111111111111111111111111111111111111111			
COR4	000000000000000000000000000000000000000			
COR5	11111111111111111111111111111111111110000			

【 表7 】

31ピット・アドレス指定モードでのMVC型オーバーラップの提出用の補正			
補正	マッピング		
COR1	すべてのアドレス指定モード ケース1,4,6		
COR2	AR24ピットモード ケース2		
CORS	AR24ピットモード ケース3及び5		
COR4	AR31ビットモード ケース 2		
COR5	AR31ヒットモード ケース3及び5		

【0213】好ましい実施例

ここで本発明の詳細な説明に移ると、図4には、MVC型の破壊的な記憶オペランド・オーバーラップを予測するのに使用されるハードウェアの概要が示してある。レジスタ1h、rh、la、raはそれぞれSAR2及びSAR1を算出するための基底及び変位の値であるB2、D2、B1、D1を格納する。これらのレジスタは、折返し条件WRAP2とWRAP1を予測し、かつ図5及び図6に示すようにSAR2がアドレス空間の高位256バイト・ブロックにあるかどうか(SAR2H1)またはSAR1がアドレス空間の低位256バイト

- ・ブロックにあるかどうかを判定するためのブロックに 出力を供給する。SAR2HIとSAR2LOは、図4 に示すようにANDされて、再マップが必要なことを示 すREMAP1(図4には記載せず)を生成する。RE MAP1、WRAP1、WRAP2は、表6に従ってア ドレス指定モードと共に復号されて、オーバーラップを 判定するためにどのオーバーラップ補正(以下の式で は、OMVCCOR1、OMVCCOR2、OMVCCOR3で示す)を使用 すべきかを示すCOR(1:5)を生成する(図4のR EMAP1、REMAP2、WRAP1、WRAP2復
- 50 号ブロック)。COR(1:5)はオーバーラップ予測

ブロックに送られ、そこで適当なオーバーラップ標識の 実際の選択が行われる。オーバーラップ予測ブロック は、前述の諸アルゴリズムを実施したものである。この ブロックの詳細は、図5及び6に示す。

【 0214】図5及び6では、キャリー・セーブ加算器 CSA1を使って、lh+la_N+ra N(B2+ バーB₁+バーD₁) の3 -2 加算を実行する。CSA1 によって生成される和EとキャリーFは、Fか左に1ビ ット 位置ずつシフトされ、右端のビット 位置に「ホット 1 」が付加されて、2 つの3 -2 加算器CSA2とCS A3 に供給される。CSA2 にはEとFの他にrh(D 2) も供給される。したがって、CSA2の結果は和G とキャリーHであり、これらは加算されると、Hが左に 1 ビット 位置ずつシフトされ、右端のビット 位置に「ホ ット1」が供給されて、B2+D2-(B1+D1)を生成 することになる。その間にEとFの左端の40ビット位 置が、CSA3に送られて、40個の1と加算される。 これによって、折返し条件及び再マップ条件の場合にB 2+D2-(B1+D1) の計算を補正する際に使用される 値が生成される(図5及び6及び本発明の挙動を指定す 20 る以下の諸式の ϵ と δ)。 CSA2 からのGとHは、2 -1 加算器によって加算されるのではなく、CSA7 に 供給され、そこでこれらの値にLが加えられて、 $和 \sigma と$ キャリーωを生成する。それに並列に、G(56:6 3) とH(57:63) | O がキャリー生成器に供給さ れて、標準のキャリー先読み技法によってκ56を生成す る。その間にCSA4がCSA2の和の選択された組合 せをCSA3からのキャリーと加算して、和vとキャリ 一Nを生成し、CSA5がCSA3の和をCSA2のキ ャリーと加算して、πγとキャリーΓを生成し、CSA 30 6 がCSA3 の和をそのキャリーと加算して、和τとキ ャリーTを生成する。これらの値は、折返し条件及び再*

ID AG EX

mD AG EX

*マップ条件での補正に必要なものである。

【 0215 】様々な補正のケース用の数式142 を生成する準備として、CSA4、CSA5、CSA6、CSA7 によってそれぞれ生成された和 ν 、 ν 、 τ 、 σ とキャリーN、 Γ 、 τ 、 ω の様々な組み合わせが、 κ 56と共に排他的OR される。これと並行して、 σ (56:63) と ω (57:63) ||0 がキャリー生成器に供給されて ϕ 56を生成し、これを数式143 に従って κ 56及び ω 656と組み合わせることによってC 56 が生成できる。

7 【数142】

Sto

【数143】

 $C_{56} = (\omega_{56} \forall \kappa_{56}) \forall \phi_{56}$

【 0216】この計算は、図5及び6を見るとわかるよ うに、一連の2 元排他的ORによって実行される。次い ですべての排他的ORの適当な出力が57W-ANDに 供給されて、表6 に要約した6 つのケースについてのM VC型オーバーラップO mcを生成する。この適当な値 は、図5 及び6 にOVERLAPとして示す正しいMV C型オーバーラップ条件を生成するため、図4 に示す復 号器によって生成されるCOR(1:5)によって選択 される。次いでOVERLAPが、後続サイクルで実行 すべく 2 つのマイクロ命令のうちの1 つを選ぶために制 御記憶機構の次のアドレス指定論理機構に提示するた め、分岐低マルチプレクサ(図5及び6には示さず)に 供給される。OVERLAPはまた、その命令サイクル 中の後の時間にこの条件が後続のマイクロ命令にとって 利用できるよう にするためにラッチされる。 このラッチ は、EIRレジスタから取り出されるNEWIDビット によってリセットされる。このNEWID EIRは制 御記憶論理機構によってセットアップされる。このNE WI D信号のタイミングは、次の通りである。

...mD|AG|EX (AG中の早期にGate_Cnd_EOPを生成する)
mD|AG|EX (CEOP -> AIR中で有効なNEWID)

ID AG EX (EIRは活動状態のNEWIDを有し、それを使用する)

【 0217】例外のためにマイクロコード式ルーチンの最中にマイクロコード式例外ハンドラが呼び出された場合、NEWI Dは、マイクロコード式例外ハンドラの終りに有効にならない。NOT_NEWI D_EI RまたはPI PELI NE_HOL Dが活動状態の場合はOVERLAPラッチが保持され、そうでない場合は新しい値がラッチされる。すべてのオーバーラップBR LO条件のラッチングは制御記憶機構内で実行される。詳細についてはそのワークブックを参照のこと。オーバーラップ条件の非ラッチ版は論理図に示してある。

【0218】OVERLAPの判定は、下記の方程式によって完全に指定される。これらの式では下記の表記法を使用する。

lh: B2を格納するLHレジスタのi 番のビット。

la: Biを格納するLAレジスタのi 番のビット。

r h: D_2 を格納するR Hレジスタのi 番のビット。これは1 2 ビット・レジスタであると仮定し、そのように番号をつけてある。このレジスタを加数として使用する前に左に0 を5 6 個連結すると、A GENが発生する。

50 ra: Diを格納するRAレジスタのi 番目のビット。

これは12ビット・レジスタであると仮定し、そのよう に番号をつけてある。このレジスタを加数として使用す 【数144】 る前に左に0を56個連結すると、AGENが発生す * $e_i = lh_i \forall la_i$

$$e_{i} = Ih_{i} \forall \overline{Ia_{i}} \forall \overline{Ia_{(i-52)}}$$

$$f_{i} = Ih_{i} + \overline{Ia_{i}} = \overline{Ih_{i}} Ia_{i}$$

$$f_{i} = Ih_{i} \overline{Ia_{i}} + Ih_{i} \overline{Ia_{(i-52)}} + \overline{Ia_{i}} \overline{Ia_{(i-52)}}$$

0≤i≤51 52*≤i*≤63

> 1*≤i*≤51 52≤i≤63

10

【数145】

$$g_{i} = e_{i} \forall f_{i+1}$$

$$g_{i} = e_{i} \forall f_{i+1} \forall r h_{(i-32)}$$

$$g_{63} = \overline{e_{63}} \forall r h_{(i3)}$$

$$h_{i} = e_{i} f_{i+1}$$

$$h_{i} = e_{i} f_{i+1} + e_{i} r h_{(i-52)} + f_{i+1} r h_{(i-52)}$$

$$h_{53} = e_{63} + r h_{(31)}$$

0≤*i*≤51

52≤*i*≤62

1≤i≤51 52≤i≤62

$$\delta_1 = \overline{g}_1$$

$$\varepsilon _n = \overline{e_i + f_{i+1}}$$

 $0 \le i \le 39$

1≤i≤39

【数147】

【数146】

$$\sigma_{i} = g_{i} \forall h_{i+1}$$

$$\sigma_{i} = g_{i} \forall h_{i+1} \forall I_{(i-56)}$$

$$\sigma_{63} = g_{63} \forall \overline{I_{7}}$$

$$\omega_{i} = g_{i} h_{i+1}$$

$$\omega_{i} = g_{i} h_{i+1} + g_{i} I_{(i-36)} + h_{i+1} I_{(i-56)}$$

$$\omega_{63} = g_{63} + I_{7}$$

0≤i≤55

56*≤i*≤62

1*≤i*≤55

56≤i≤62

【数148】

$$\tau_i = g ; \forall \epsilon \underline{\quad} n_{i+1}$$

$$T_1 = \overline{g_1 + \varepsilon - n_{1+1}}$$

【数149】

$$\gamma_1 = \overline{g_1} \forall \overline{h_{1+1}}$$

$$i = 32, 39$$

$$\Gamma_i = \overline{g_i + h_{i+1}}$$

$$i = 32,39$$

【数150】

$$v_i = \overline{g_i} \forall \varepsilon \underline{n}_{i+1}$$

$$i = 31,38$$

$$N_i = \overline{g_i + \varepsilon_n_{i+1}}$$

$$i = 31, 38$$

【数151】

$(\kappa H)_i = g_i \forall h_{i+1}$	56 <i>≤i</i> ≤63
$(\kappa G)_{i}N = \overline{g_i h_{i+1}}$	56≤i≤62
$(\kappa T)_{i} N = \overline{g_i + h_{i+1}}$	-
$(\kappa C)_{63}$ _ $N = \overline{g_{63}}$	56≤ <i>i</i> ≤62
$(\kappa G)_{i}^{i+1} = \overline{(\kappa G)_{i} N ((\kappa T)_{i} N + (\kappa G)_{i-1} N)}$	
	56 <i>≤i≤</i> 61
$(\kappa T)_{i}^{i+1} = \overline{(\kappa T)_{i} N + (\kappa T)_{i+1} N}$	56≤ <i>i</i> ≤61
$(\kappa C)_{52} = \overline{(\kappa G)_{52} N ((\kappa T)_{52} N + (\kappa C)_{53} N)}$	
$(\kappa C)_{63} = \overline{(\kappa C)_{63} N}$	
$(\kappa G)^{l+1}N = \overline{(\kappa G)^{l+1} + (\kappa T)^{l+1}(\kappa G)^{l+2}}$	56≤i≤59
$(\kappa T)^{l+3} = \overline{(\kappa T)^{l+1} (\kappa T)^{l+2}}$	56≤i≤59
$(\kappa C)_{i}N = \overline{(\kappa G)_{i+1}^{i+1} + (\kappa T)_{i+1}^{i+1} (\kappa C)_{i+2}}$	i = 60, 61
$(\kappa C)_{i}N = \overline{(\kappa C)_{i}}$	i = 62, 63
$\kappa_i = \overline{(\kappa G)^{i+3} N ((\kappa T)^{i+3} N + (\kappa C)_{i+4} N)}$	57≤i≤59
$(\kappa C)_i = \overline{(\kappa C)_i N}$	60≤ <i>i</i> ≤63
$\kappa_{56} = \overline{(\kappa G)} - \overline{(\kappa G)} - \overline{(\kappa T)} - $	
$S_i = (\kappa C)_{i+1} \forall (\kappa H)_i$	57≤ <i>i</i> ≤63
$S_{56} = \kappa_{57} \forall (\kappa H)_{56}$	· -···
$S_{63}N = \overline{S_{63}}$	

【数152】

$$(\phi G)_{i} N = \overline{\sigma_{i} \omega_{i+1}}$$

$$(\phi T)_{i} N = \overline{\sigma_{i} + \omega_{i+1}}$$

$$(\phi C)_{61} N = \overline{\sigma_{63} \omega_{64}}$$

$$(\phi G)_{i}^{i+1} = \overline{(\phi G)_{i} N ((\phi T)_{i} N + (\phi G)_{i+1} N)}$$

$$(\phi T)_{i}^{i+1} = \overline{(\phi T)_{i} N + (\phi T)_{i+1} N}$$

$$(\phi C)_{62} = \overline{(\phi G)_{52} N ((\phi T)_{52} N + (\phi C)_{63} N)}$$

$$(\phi G)_{32}^{32} N = \overline{(\phi G)_{34}^{32} + (\phi T)_{34}^{32} (\phi G)_{34}^{32}}$$

$$(\phi T)_{32}^{32} N = \overline{(\phi T)_{34}^{32} (\phi T)_{34}^{32}}$$

$$(\phi C)_{80} N = \overline{(\phi G)_{54}^{34} + (\phi T)_{54}^{32} (\phi C)_{62}}$$

【数153】

 $S_{=0COR1}^{\dagger} = \left(\sigma_0 \forall \omega_1\right) \left(\sigma_1 \forall \omega_2\right) ... \left(\sigma_{54} \forall \omega_{55}\right) \left(\sigma_{55} \forall \kappa_{56}\right)$

56≤i≤62

56≤i≤62

XR 及び XR8

OMVCCOR1 = St OCOR1 CS6

 $C_{56} = \kappa_{56} \forall \omega_{56} \forall \phi_{56}$

 $\phi_{56} = \overline{(\phi G)} \underbrace{\$_N ((\phi T)} \underbrace{\$_N + (\phi C)_{50} N}$

*【数155】

【数154】

 $S_{2\text{ ocor2}}^{1} = \left(\sigma_{0} \forall \omega_{1}\right) \left(\sigma_{1} \forall \omega_{2}\right) \ldots \left(\sigma_{25} \forall \omega_{35}\right) \left(\sigma_{36} \forall \omega_{37}\right) \left(\sigma_{37} \forall N_{38}\right) \left(v_{38} \forall \Gamma_{39}\right) \left(\gamma_{39} \forall \omega_{40}\right) \left(\sigma_{40} \forall \omega_{41}\right) \left(\sigma_{41} \forall \omega_{42}\right) \ldots \left(\sigma_{47} \forall \omega_{48}\right) \left(\sigma_{48} \forall \omega_{48}\right) \left(\sigma$ (054 Yw55) (055 Y K56)

OMYCCORZ = St BCORZ CSE

【数156】

 $S_{2000R3}^{1} = (\tau_{0} \forall \Upsilon_{1}) \left(\tau_{1} \forall \Upsilon_{2}\right) ... \left(\tau_{35} \forall \Upsilon_{37}\right) \left(\tau_{37} \forall \Upsilon_{36}\right) \left(\tau_{38} \forall \Gamma_{39}\right) \left(\gamma_{19} \forall \omega_{40}\right) \left(\sigma_{40} \forall \omega_{41}\right) \left(\sigma_{41} \forall \omega_{42}\right) ... \left(\sigma_{54} \forall \omega_{55}\right) \left(\sigma_{55} \forall \kappa_{56}\right) \left(\sigma_{55} \forall \kappa_{56}\right) \left(\sigma_{55} \forall \kappa_{56}\right) \left(\sigma_{55} \forall \kappa_{56}\right) \left(\sigma_{56} \forall \omega_{56}\right) \left(\sigma_{$ OMVCCORS = S! OCORS CSE

【数157】

 $S_{=\,0COR4}^{+} = (\sigma_{0}\forall\omega_{1})\left(\sigma_{1}\forall\omega_{2}\right)...\left(\sigma_{28}\forall\omega_{29}\right)\left(\sigma_{29}\forall\omega_{30}\right)\left(\sigma_{30}\forall N_{31}\right)\left(v_{21}\forall\Gamma_{22}\right)\left(\gamma_{22}\forall\omega_{33}\right)\left(\sigma_{33}\forall\omega_{34}\right)\left(\sigma_{34}\forall\omega_{33}\right)...\left(\sigma_{34}\forall\omega_{35}\right)\left(\sigma_{35}\forall\kappa_{36}\right)$

OMVCCOR4 = St OCOR4 CSE

【数158】

 $S_{-\text{OCORS}}^{1} = \left(\tau_{0} \forall T_{1}\right) \left(\tau_{1} \forall T_{2}\right) \dots \left(\tau_{25} \forall T_{20}\right) \left(\tau_{20} \forall T_{21}\right) \left(\tau_{21} \forall \Gamma_{32}\right) \left(y_{12} \forall \omega_{33}\right) \left(\sigma_{33} \forall \omega_{34}\right) \left(\sigma_{34} \forall \omega_{35}\right) \dots \left(\sigma_{54} \forall \omega_{55}\right) \left(\sigma_{55} \forall \kappa_{56}\right)$ $O_{\text{MVCCORS}} = S_{-\text{OCORS}}^{1} C_{56}$

【数159】

SAR1HI 12ピット加算検出

SAR1H _i = Ia _i ∀ra _{ij - sa}	52≤ <i>i</i> ≤55
$SAR1G_{i}N = \overline{Ia_{i} ra_{(i-5)}}$	52 <u>≤</u> i≤62
$SAR1T_{i}N = \overline{1a_{i} + ra_{(i-52)}}$	52≤ <i>i</i> ≤62
$SAR1C_{63}N1 = \overline{Ia_{63} ra_{11}}$	
$SAR1H_{i}N = \overline{SAR1H_{i}}$	52≤ <i>i</i> ≤55
$(SAR1G)_{i+1} = \overline{(SAR1G)_{i-N} ((SAR1T)_{i-N} + (SAR1G)_{i+1-N})}$	52≤ <i>i</i> ≤61
$(SAR1T)_{i+1} = \overline{((SAR1T)_{i-N} + (SAR1T)_{i+1-N})}$	52≤ <i>i</i> ≤61
$(SAR1C1)_{52} = \overline{(SAR1G)_{52}N((SAR1T)_{52}N + (SAR1C)_{53}N1)}$	
$(SAR1C1)_{ss} = \overline{(SAR1C)_{ss}N1}$	
$(SAR1G)^{i+3}N = \overline{(SAR1G)^{i+1} + (SAR1T)^{i+1}(SAR1G)^{i+\frac{3}{2}}}$	52 <u>≤</u> i≤59
$(SAR1T)_{i}^{+3}N = \overline{(SAR1T)_{i}^{+1}(SAR1T)_{i}^{+\frac{1}{2}}}$	52≤ <i>i</i> ≤59
$(SAR1C)_{i}N2 = \overline{(SAR1G)_{i}^{i+1} + (SAR1T)_{i}^{i+1} (SAR1C1)_{i+1}}$	i = 60, 61
$(SAR1C)_{i}N2 = \overline{(SAR1C1)_{i}}$	i = 62, 63
$(SAR1G)^{i+2} = \overline{(SAR1G)^{i+3}N((SAR1T)^{i+3}N + (SAR1G)^{i+2}N)}$	52 <u>≤</u> i <u>≤</u> 55
$(SAR1T)^{i+2} = \overline{(SAR1T)^{i+3}N + (SAR1T)^{i+2}N}$	52 <i>≤i</i> ≤55
$(SAR1C)_{56} = \overline{(SAR1G)_{50}^{32}N((SAR1T)_{50}^{32}N + (SAR1C)_{60}N2)}$	56
$(SAR1C)_i = \overline{(SAR1C)_i N2}$	60≤ <i>i</i> ≤63
$(SAR1C)_{i}N = \overline{(SAR1G)_{i}^{i-7} + (SAR1T)_{i}^{i+7}(SAR1C)_{i+1}}$	52 <i>≤i</i> ≤55
$(SAR1C)_{56}N = \overline{(SAR1C)_{56}}$	
$SAR1_{i}N = (SAR1C)_{i+1}N\forall SAR1H_{i}$	52 <i>≤i≤</i> 55
$SAR1_i = (SAR1C)_{i+1}N\forall SAR1H_iN$	52 <i>≤i</i> ≤55
SAR1_52_to_55_ZEROS = (SAR132_N) (SAR133_N) (SAR154_N) (SAR154_N)	_{i\$_} N)
SAR1_52_to_55_ONES = (SAR152) (SAR152) (SAR154) (SAR155)	
$(SAR1C)_{52} = \overline{(SAR1C)_{52}N}$	

SAR1HI、SAR1LO、WRAP1 検出論理

```
Ia_{i}N = \overline{Ia_{i}}
                                                                   33≤i≤51
la_40_{TO}_51_{ZEROS} = la_{40}_{N} \, la_{41}_{N} \, ... \, la_{50}_{N} \, la_{41}_{N}
/a_40_TO_50_ONES = /a40 /a41 ... /a50
la_40_TO_51_ONES = la_40_TO_50_ONES last
la_40_TO_50_ONES_A_51_ZERO = la_40_TO_50_ONES las1_N
Ia_33_TO_39_ZEROS = Ia33_N Ia34_N ... Ia38_N Ia38_N
la_33_TO_39_ONES = la33 la34 ... la38 la39
la_33_TO_50_ONES_A_51_ZERO = la_33_TO_39_ONES la_40_TO_50_ONES_A_51_ZERO
Ia_33_TO_51_ZEROS = Ia_33_TO_39_ZEROS Ia_40_TO_51_ZEROS
la_33_TO_51_ONES = la_33_TO_39_ONES la_40_TO_51_ONES
SAR1_TO_51_0S = 24_BIT_MD la_40_TO_51_ZEROS + 31_BIT_MD la_33_TO_51_ZEROS
SAR1_TO_51_1S = 24_BIT_MD la_40_TO_51_ONES + 31_BIT_MD la_33_TO_51_ONES
SAR1_TO_50_1S_A_51_0 = 24_BIT_MD Ia_40_TO_50_ONES_A_51_ZERO +
       31_BIT_MD Ia_33_TO_50_ONES_A_51_ZERO
SAR1LO = [(SAR1C) SAR1_TO_51_0S + (SAR1C) SAR1_TO_51_1S] SAR1_52_TO_55_ZEROS
SAR1HI = [(SAR1C)s2_N SAR1_TO_51_1S + (SAR1C)s2 SAR1_TO_50_1S_A_51_0] SAR1_52_to_55_ONES
WRAP1 = (SAR1C)<sub>52</sub> SAR1_IO_51_1S
WRAP1_N = \overline{WRAP1}
```

【数161】

SAR2HI 12ピット加算検出

$SAR2H_i = Ih_i \forall rh_{(i-3t)}$	52 <i>≤i≤</i> 55
$SAR2G_{i}N = \overline{lh_{i} rh_{(i-s_{2})}}$	52≤i≤62
$SAR2T_{i}N = \overline{Ih_{i} + rh_{(i-52)}}$	52≤i≤62
$SAR2C_{63}N1 = \overline{ih_{63} rh_{11}}$	•
$SAR2H_{i_N} = \overline{SAR2H_{i}}$	52≤ <i>i</i> ≤55
$(SAR2G)^{i+1} = \overline{(SAR2G)_{i-1}N((SAR2T)_{i-1}N + (SAR2G)_{i+1}N)}$	52≤ <i>i</i> ≤61
$(SAR2T)_{i+1} = \overline{((SAR2T)_{i-N} + (SAR2T)_{i+1}N)}$	52≤ <i>i</i> ≤61
$(SAR2C1)_{62} = \overline{(SAR2G)_{62}N((SAR2T)_{62}N + (SAR2C)_{53}N1)}$	
$(SAR2C1)_{63} = \overline{(SAR2C)_{63}N1}$	•
$(SAR2G)_{i}^{+1}N = \overline{(SAR2G)_{i}^{+1} + (SAR2T)_{i}^{+1}}(SAR2G)_{i}^{+1}$	52≤ <i>i</i> ≤59
$(SAR2T)!^{+1}N = \overline{(SAR2T)!^{+1}(SAR2T)!^{\frac{1}{2}}}$	52 <i>≤i</i> ≤59
$(SAR2C)_{i}N2 = \overline{(SAR2G)_{i+1}^{i+1} + (SAR2T)_{i+1}^{i+1} (SAR2C1)_{i+2}}$	i = 60, 61
$(SAR2C)_{i}N2 = \overline{(SAR2C1)_{i}}$	i = 62, 63
$(SAR2G)^{+1} = \overline{(SAR2G)^{+1}_{+1}N((SAR2T)^{+1}_{+1}N + (SAR2G)^{+1}_{+1}N)}$	52≤ <i>i</i> ≤55
$(SAR2T)^{i+7} = \overline{(SAR2T)^{i+3}_{i}N + (SAR2T)^{i}_{i}} = \overline{(SAR2T)^{i}_{i}} = (SAR2T)^{i$	52≤ <i>i</i> ≤55
$(SAR2C)_{36} = \overline{(SAR2G)_{\$}^2N((SAR2T)_{\$}^2N + (SAR2C)_{60}N2)}$	56
$(SAR2C)_i = \overline{(SAR2C)_i N2}$	60≤ <i>i</i> ≤63
$(SAR2C)_{i}N = \overline{(SAR2G)_{i}^{i+7} + (SAR2T)_{i}^{i+7}}(SAR2C)_{i+8}$	52≤ <i>i</i> ≤55
$(SAR2C)_{36}N = \overline{(SAR2C)_{56}}$	
$SAR2_{i}N = (SAR2C)_{i+1}N\forall SAR2H_{i}$	52≤ <i>i</i> ≤55
$SAR2_i = (SAR2C)_{i+1}NVSAR2H_iN$	52 <i>≤i</i> ≤55
$SAR2_52_to_55_ZEROS = (SAR2_{S2_N}) (SAR2_{S3_N}) (SAR2_{S4_N}) (SAR2_{S5_N})$	
$SAR2_{52}to_{55}ONES = (SAR2_{52}) (SAR2_{53}) (SAR2_{54}) (SAR2_{55})$	
$(SAR2C)_{52} = \overline{(SAR2C)_{52}N}$	

SAR2HI、SAR2LO、WRAP2 検出論理

 $Ih_i N = \overline{Ih_i}$ 33≤/≤51 Ih_40_TO_51_ZEROS = Ih40_N Ih41_N ... Ih50_N Ih51_N 1h_40_TO_50_ONES = 1ha 1ha ... 1hs Ih_40_TO_51_ONES = Ih_40_TO_50_ONES Ihs1 Ih_40_TO_50_ONES_A_51_ZERO = Ih_40_TO_50_ONES Ihs1_N Ih_33_TO_39_ONES = Ih_13 Ih_14 ... Ih_18 Ih_19 Ih 33 TO 50 ONES A 51 ZERO = Ih 33 TO 39 ONES IN 40 TO 50 ONES A 51 ZERO Ih_33_TO_51_ZEROS = Ih_33_TO_39_ZEROS Ih_40_TO_51_ZEROS Ih_33_TO_51_ONES = Ih_33_TO_39_ONES Ih 40 TO 51 ONES SAR2_TO_51_0S = 24_BIT_MD Ih_40_TO_51_ZEROS + 31_BIT_MD Ih_33_TO_51_ZEROS SAR2_TO_51_1S = 24_BIT_MD In_40_TO_51_ONES + 31_BIT_MD In_33_TO_51_ONES SAR2_TO_50_1S_A_51_0 = 24 BIT_MD Ih_40 TO_50 ONES A 51 ZERO + 31_BIT_MD Ih_33_TO_50_ONES_A_51_ZERO SAR2LO = [(SAR2C)sz_N SAR2_TO_51_0S + (SAR2C)sz SAR2_TO_51_15] SAR2_52_TO_55_ZEROS $SAR2HI = [(SAR2C)_{31}N SAR2_TO_51_1S + (SAR2C)_{52}SAR2_TO_50_1S_A_51_0] SAR2_52_1o_55_ONES$ WRAP2 = (SAR2C)₅₂ SAR2_TO_51_1S

【数163】

 $WRAP2 N = \overline{WRAP2}$

COR(1:5) 生成論理

REMAP1_N = $\overline{SAR2HISAR1LO}$ REMAP2_N = $\overline{SAR2LOSAR1HI}$ REMAP1 = $\overline{REMAP1_N}$ REMAP2 = $\overline{REMAP2_N}$ $COR(1) = 64_BIT_MD + REMAP1_N WRAP1_N WRAP2_N + WRAP2 WRAP1$ $COR(2) = 24_BIT_MD REMAP1_N WRAP2_N WRAP1$ $COR(3) \approx 24_BIT_MD WRAP2 WRAP1_N + 24_BIT_MD REMAP1_N WRAP1_N$ $COR(4) = 31_BIT_MD REMAP1_N WRAP2_N WRAP1$ $COR(5) = 31_BIT_MD WRAP2 WRAP1_N + 31_BIT_MD REMAP1_N$

【数164】

OVERLAP 生成論理

OVERLAP = COR(1) OMYCCOR1 + COR(2) OMYCCOR2 + COR(3) OMYCCOR3 + COR(4) OMYCCOR4 +

COR(5) OMYCCOR5

【図面の簡単な説明】

【 図1 】記憶オペランドが破壊的記憶オペランド・オーバーラップを有する可能性のある、すべての独自ケースを示す図である。

【 図2 】記憶オペランドが破壊的記憶オペランド・オー 50

バーラップを有しない、すべての独自ケースを示す図で ある。

【 図3 】記憶オペランドが破壊的記憶オペランド・オーバーラップを有しない、すべての独自ケースを示す図である。


【 図4 】破壊的記憶オペランド・オーバーラップを予測するのに必要なハードウェアの概要を示す図である。

【 図5 】 図3 の概要に含まれるオーバーラップ予測論理 ブロックの詳細を示す図である。

【 図6 】図3 の概要に含まれるオーバーラップ予測論理 ブロックの詳細を示す図である。

【 図7 】宛先記憶オペランド・アドレスが仮想アドレス 空間の最高位256バイト・ブロックに常駐し、仮想ア ドレス空間の最低位256バイト・ブロックに常駐する


【図1】



かどうか、および宛先記憶オペランド・アドレスの計算中に折返しが発生する条件を決定するための論理の詳細を示す図である。


【 図8 】ソース記憶オペランド・アドレスが仮想アドレス空間の最高位256バイト・ブロックに常駐し、仮想アドレス空間の最低位256バイト・ブロックに常駐するかどうか、およびソース記憶オペランド・アドレスの計算中に折返しが発生する条件を決定するための論理の詳細を示す図である。

【図2】




<u>ケース6</u>


【図3】




. 【 図4 】




【 図5 】




【図6】



【 図7 】



【図8】



フロント ページの続き

(72)発明者 スタマティス・ヴァッシリアディス アメリカ合衆国13850、ニューヨーク州ヴェスタル、ヴェスタル・ロード 717